

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62231379 A

(43) Date of publication of application: 09.10.87

(51) Int. Cl G06F 15/62

(21) Application number: 61073162

(22) Date of filing: 31.03.86

(71) Applicant

NAMUKO:KK

(72) Inventor:

MURATA HIROYUKI


### (54) PICTURE SYNTHESIZING DEVICE

#### (57) Abstract:

PURPOSE: To synthesize and display a picture with a few storage capacity, by performing the arithmetic operation of an intersection pair between a graphic contour line and a horizontal scanning line, storing an arithmetic result corresponding to priority, and reading it out in the sequence of high priority.

CONSTITUTION: The graphic contour line of information of a polygon combined three-dimensional picture, etc., is supplied to a field processor circuit 12 in the sequence of high priority through a communication memory 28. Then, the circuit 12 performs the arithmetic operation and decides an outline pair where the graphic contour line and the horizontal scanning line intersect, and the outline point information formed by the outline pair and attendant data, such as color, etc., is written at a storage circuit 32 in a picture synthesizing device 14 from the circuit 12 in the sequence of priority by a gradually increasing address. And through a line processor 34, the attendant data is read out in the sequence of priority from an attendant data memory 44 in the circuit 32, and is stored at an index memory 36, and it is read out in the sequence of priority corresponding to a horizontal synchronizing signal, then being supplied to a color pallet memory 38. Similarly as for the outline pair information, a stereoscopic picture, etc., is synthesized and displayed through a memory small in capacity that makes unnecessary a storage capacity having the number multiplying the number of the gold pixel of a CRT by that of the color information.

COPYRIGHT: (C)1987,JPO&Japio



訂正(-2096]

(B) 日本国特許庁(JP)

⑪特許出願公開

四公關特許公報(A)

昭62 - 231379

@Int.Cl.4

識別記号

**庁内整理番号** 

◎公開 昭和62年(1987)10月9日

G 06 F 15/62

6615-5B

審査請求 未請求 発明の数 1 (全52頁)

砂発明の名称 画像合成装置

②特 顋 昭61-73162

❷出 顋 昭61(1986)3月31日

70発明者 村田

弘幸

東京都大田区多摩川2丁目8番5号 株式会社ナムコ内 東京都大田区多摩川2丁目8番5号

⑪出 顋 人 株式会社 ナムコ

砂代 理 人 弁理士 布施 行夫

# 明細書

# 1. 発明の名称

画像合成装置

# 2. 特許請求の範囲

(1) CRT表示用の図形の給郭線が各水平走査 線と交差する左右給郭点ペアと、この図形の付随 データと、から成る給郭点情報が、各水平走査線 に対応して設けられた水平走査記憶エリア内にそ の優先度を伴い順次審込み記憶される給郭点情報 記憶手段と、

水平走査信号に同期して、その垂直走査位置に対応する水平走査記憶エリアから各給郭点情報に含まれる付随データを読出し、読出された付随データをその優先度に従って各アドレスに審込み記憶するインデックスメモリと、

水平走査信号に同期して、その垂直走査位置と 対応する水平走査記憶エリアから各給郭点情報に 含まれる給郭点ペアを順次読出し、水平走査が各 給郭点ペアの指定する領域内で行われている場合 に、対応する付随データの読出しアドレスをその 優先度に基づきインデックスメモリへ出力する読 出しアドレス発生手段と、

を含み、供給される図形の給郭点情報に基づき、 CRT表示用の画像信号をリアルタイムで合成出 カすることを特徴とする画像合成装置。

(2)特許請求の范囲(1)記述の装置において、 給郭点情報記憶手段は、水平走査線に対応した 複数の水平走査記憶エリアを有するフィールドメ モリを含み、入力される給郭点情報が対応する水 平走査記憶エリア内にその優先度に従って順次書 込み記憶されることを特徴とする画像合成装置。

(3)特許請求の徳囲(1)記載の装置において、 哈郭点情報記憶手段は、フィールドメモリと付 随データメモリとを含み、

前記フィールドメモリの各水平走査記憶エリア には、饸郭点ペアと図形の認識番号とが書込み記 憶され、

前記付随データメモリには、図形の認識番号を アドレスとして付随データが鸖込み記憶されることを特徴とする画像合成装置。 (4)特許請求の範囲(1)~(3)のいずれか に記銭の装置において、

前記読出しアドレス発生手段は、

水平走蛮信号に同期して、その垂直走査位置に 対応する水平走査記憶エリアから給郭点情報をそ の優先度に従い読出すとともに、各給郭点情報の 優先度番号を発生する第1のラインプロセッサと、

各給郭点情報に含まれる左給郭点位置及び右給郭点位置をアドレスとして、前記優先度番号が魯込み記憶され、かつ各給郭点情報に含まれる給郭点位置が魯込み記憶される恰郭点マップメモリと、

水平走査が、給郭点マップメモリに審込まれた 各給郭点ペアの指定する領域内で行われている場合に、対応する優先度番号に従いインデックスメ モリへ向け読出しアドレスを出力する第2のライ ンプロセッサと、

を含み、

前記インデックスメモリは、第1のラインプロセッサの読出す付随データを優先度番号に従って各アドレスに順次書込み記憶し、書込まれた各付

- 3 -

対応した優先度番号を発生するデータ読出し部と、 読出された各輪郭点情報に含まれる輪郭点ペア をその優先度に従って順次記憶するとともに、水 平走査が記憶された各輪郭点ペアの指定する領域 内で行われている場合には、前記輪郭点ペアと対 応する最も高い優先度番号に従いインデックスメ モリに読出しアドレスを出力するアドレス出力部 と、

を含み、

前記インデックスメモリは、

データ読出し部の読出す給郭点情報に含まれる 付随データを前記優先度番号に従い所定アドレス に順次鸖込み記憶し、醤込まれた付随データを前 記アドレス出力部から出力される読出しアドレス に従って順次出力するよう形成され、

供給される各図形の給郭点情報に基づき、水平 走査用の画像信号をリアルタイムで順次合成出力 することを特徴とする画像合成装置。

#### 3. 発明の詳細な説明

[産漿上の利用分野]

随データを前記第2のラインプロセッサから出力される読出しアドレスに従って順次出力するよう 形成され、

供給される各図形の給郭点情報に基づき、水平 走査用の画像信号をリアルタイムで順次合成出力 することを特徴とする画像合成装置。

(5) 特許請求の範囲(4) 記載の装置において、 前記給郭点マップメモリは、

各給郭点情報に含まれる左給郭点位置及び右始 郭点位置をアドレスとして、前記優先度番号が選 込み記憶されるマップメモリと、

各給郭点情報に含まれる給郭点位置が魯込み記憶されるサブマップメモリと、

を含むことを特徴とする画像合成装置。

(6)特許請求の範囲(1)~(3)のいずれか に記載の装置において、

読出しアドレス発生手段は、

水平走査信号に同期して、その水平走査位置に 対応する水平走査記憶エリアから給郭点情報を優 ・先度に従い順次読出すとともに、各給郭点情報に

- 4 -

本発明は画像合成装置、特に画像情報供給源から出力される画像情報に基づき画像信号をリアルタイムで合成出力することの可能な画像合成装置に関する。

# [従来の技術]

画像合成回路は、外部から供給される画像情報に基づき、CRT表示用各種画像信号を合成出力のであり、単に2次元的な平面画像はよりでなく、立体の2次元画像、することができる。疑似3次元画像信号をも合成出力することができる。の名は3次元画像用のビデオゲーム、飛一タの後に4、CAD装置のディスプレイ及びその他の用途に幅広く用いられている。

従来、このような画像合成回路は、いわゆるビット・マップ・ディスプレイ(グラフィックディスプレイ)の手法を用いており、このためCRT画面の全ピクセルに1対1に対応する記憶エリアを有するビット・マップ・メモリが設けられてい

る。

τ,

給 割

猛

K

憂

'n

置

돲

2

欠

ኃነ

羧

9

ج

Т

そして、このメモリの各記憶エリアには、一画面に表示する全ピクセル情報が書き込まれ、例えばコンピュータグラフィクス等において任意の図形を表示する場合には、画面上にその給卵を描き、その内部をメモリに齧込まれた指定色で塗り沿していくという作業が行われている。

ところで、このような画像合成装置は、同時に 複数の図形を表示することが多く、特に複数の図 形が重ね合せ表示されるような場合には、その重 ね合せ領域をどのように塗り渡し処理するかが問 題となる。

このため、従来より、優先度の高い図形から塗り適し処理を行っていく装置と、優先度の低い図形から塗り潰し処理を行っていく装置とが知られている。

# [発明が解決しようとする問題点]

しかし、このような従来装置は、いずれも以下 (A)~(C)に述べるような問題点を有してお

- 7 -

従って、ビット・マップ・メモリに対する塗潰し作業を高速で行うことができない。このため、画像の変化に対しビット・マップ・メモリの塗潰し作業が追従できない場合が多く、動きの速い動画等をリアルタイム表示することができないという問題があった。

また、このような従来装置では、使用するデータバスの容量をふやすことにより、前記リード・モディファイ・ライト動作を高速で行うことも可能である。

しかし、このようにすると、扱う情報量に比し 装置全体が大形かつ高価なものとなり、装置自体 の非実用的なものになってしまうという問題が発 生する。

(8)また、前述した後者の従来装置、すなわち 優先度の低い図形から順に塗潰し処理する装置で は、最も優先度の高い図形が画面から欠落してし まう場合があるという問題があった。

すなわち、この従来装置は、いわゆる重ね絵の

り、その有効な対策が望まれていた。

(A)まず、前者の従来装置は、迅速な画像処理が極めて困難であるため、動きの速い動画をリアルタイムで表示することが難しいという問題があった。

すなわち、優先度の高い図形(近くに位置する図形)から優先度の低い図形(遠くに位置する図形)に向け順次塗り造し処理を行い、複数の図形を重ね合せ表示しようとする場合には、後の図形データによって先に書込まれた優先度の高い図形データが消去されることがないようにする必要がある。

このため、このような従来装置では、前記塗り 潰し処理に先立って、塗潰しの対象となる全ての データ醤込みエリアからデータを読出し、各エリ アにデータが醤込まれているか否かの判別を行う。 そして、データが醤込まれてないと判断したエリ アに対してのみ塗潰し処理を行うというリード・ モディファイ・ライト動作を行っている。

- 8 -

要領で、優先度の低い図形から優先度の高い図形 の順にデータの塗り潰し処理を行い、複数の図形 の重ね合せ表示を行っている。

従って、この装置では、前述したリード・モディファイ・ライトが不要となるため、回路全体を 単純化し、しかもその塗潰し処理を比較的高速で 行うことができる。

この反面、この従来装置では、なんらかの原因でデータの書込み時間が不足すると、最も優先度の高い図形をメモリへ書込むことができず、この結果CRT画面上には優先度の低い図形のみが表示され、優先度の高い図形が欠落してしまう場合があるという問題があった。

(C)また、このようなビット・マップ・ディスプレイの手法を用いた従来装置では、いずれも必要とするメモリ容量が極めて大きなものとなってしまうという問題があった。

すなわち、ビット・マップ・ディスプレイの方 法を用いると、CRTの全ピィクセルに対応した 記憶エリアをもつ大容量ピット・マップ・メモリ が必要となる。

特に、CRT表示画面上に所望の画像をカラー表示しようとする場合には、前記ピィクセル数にカラー表示用の色情報ピット数を掛合せた数の記憶容量が必要となり、使用するメモリ容量が極めて大きなものとなってしまうという問題があった。

#### [発明の目的]

本発明は、このような従来の認題に絡みなされたものであり、その目的は、供給される図形の給 郭線情報に基き画像信号をリアルタイムで合成出 力することの可能な画像合成装置を提供すること にある。

### [問題点を解決するための手段]

前記目的を達成するため、本発明は、

CRT表示用の図形の給郭線が各水平走査線と 交差する左右給郭点ペアと、この図形の付随デー タと、から成る給郭点情報が、各水平走査線に対

- 11 -

# 〔実施例の目次〕

A. 発明の概要説明

B:実施例

B 1: 画像 育報供給源

\*着眼点

\*樽成

半作用

\*付随データ

\*コミュニケーションメモリ

B2:フィールドプロセッサ回路

\*多角形認識番号

B3: 画像合成装置

(a) 記憶回路

a-1. フィールドメモリ\*データ書込順序\*ワード構成

a-2. 付随データメモリ

- (b) インデックスメモリ
- (c) ラインプロセッサ回路
- (d) 本実施例と従来装置との比较

応して設けられた水平走査記憶エリア内にその優 先度を伴い順次書込み記憶される恰郭点情報記憶 手段と、

水平走査信号に同期して、その垂直走査位置に対応する水平走査記憶エリアから各恰郭点情報に含まれる付随データを読出し、読出された付随データをその優先度に従って各アドレスに鸖込み記憶するインデックスメモリと、

水平走査信号に同期して、その垂直走査位置と 対応する水平走査記憶エリアから各給郭点情報に 含まれる給郭点ペアを順次読出し、水平走査が各 給郭点ペアの指定する領域内で行われている場合 に、対応する付随データの読出しアドレスをその 優先度に基づきインデックスメモリへ出力する読 出しアドレス発生手段と、

を含み、供給される図形の給郭点情報に基づき、 CRT表示用の画像信号をリアルタイムで合成出 力することを特徴とする。

(以下余白)

- 12 -

C:具体例

C1:第1の具体例

- (a) 仕様
- (b) デュアルポートRAM
- (C)画像情報供給源
- (d)フィールドプロセッサ回路 \*構成

**米動作** 

- (e)フィールドメモリ
- (1) インデックスメモリ
- (g) ラインプロセッサ回路 インデックスメモリ マップメモリ サブマップメモリ 第1のラインプロセッサ

第2のラインプロセッサ

C2:第2の具体例

C3:第3の具体例

\*完全不遵続型

本半不連続型

K

D. 本発明と従来実施例との比較

\*比较条件

\*フィールドプロセッサ回路の処理時間

\*本発明の処理時間

\*従来のビットマップディスプレイの

処理時間

\*比较

- 15 -

の付随データが含まれている。

前記フィールドプロセッサ回路12は、このようにして出力される疑似3次元情報に基づき、.CRT上に表示される各図形の給郭を演算する。そして、各多角形の給郭点を、対応する付随データとともに給郭点情報として順次出力している。

そして、本発明の画像合成装置14は、このようにして出力される給郭点情報に基づき、CRT表示用の疑似3次元画像信号をリアルタイムで演算出力する。

(以下余白)

### [実施例]

次に本発明の好適な実施例を図面に基づき説明する。

#### A: 概要説明

本発明は、外部から供給される各種の図形情報に基づき、CRT表示用の画像信号をリアルタイムで合成出力可能な装置に関するものである。

第2図には、本発明を用いた疑似3次元画像合成装置の好適な1例が示されており、実施例の装置は、画像情報供給源10、フィールドプロセッサ回路12及び本発明の画像合成装置14からなる。

前記画像情報供給源10は、3次元の立体情報を扱い、これに回転、平行移動、透視投影等の各種変換を施して、表示すべき3次元情報を2次元の図形の組合せ情報に変換し、これを疑似3次元情報として出力している。

この疑似3次元情報には、図形の形状、位置、 優先度等の他、例えばカラーコード、及びその他

- 16 -

# B:実施例

第1図には、前記疑似3次元画像合成装置を用いて形成された飛行機用操縦シュミレータ装置の 好適な1例が示されている。

# B1:画像情報供給源

本実施例において、画像情報供給源10は、飛行中における各種フライト条件のシュミレーション画像を演算し、このシュミレーション画像を複数多角形の組合せ情報として、コミュニケーションメモリ28を介してフィールドプロセッサ回路12へ向け出力している。

### \*着眼点

ところで、画像情報供給源10から出力される 画像のリアリティを高めるためには、扱う情報量 が多い程有利となる。

この反面、画像情報供給源10の高速化を図るためには、扱う情報量が少い程有利となる。

従って、画色情報供給源10から出力される信 号のリアリティを高め、しかもその高速化を可能 とするためには、少い情報量でよりリアリティの ある画像を得る信号処理を工夫する必要がある。

このためには、画像情報供給源10の出力する 疑似3次元情報から、有用性の低い情報を必要に 応じて順次削除すれば良い。本出願人は、このよ うな観点に立って、次の4つのポイントについて の検討を行った。

# ポイント1

3次元物体に関する情報の内、最も有用性の低い情報は、物体の内部に関するものである。

これは、物体が半透明でない限り、その内部は 目に見えず無視することができるからである。

従って、3次元画像情報として扱うものは、物体表面に関する情報に限れば充分であることが理解される。

# ポイント2

また、物体の表面細部における情報が損なわれることを我慢すれば、物体の表面形状は、これを

- 19 -

従って、このような組合せ表示に用いられる図 形の種類は、円、楕円又は多角形のいずれか1種 類に限定することが好ましい。

このため、任意の図形の組合わせ表示という観点にたって、これら各図形をそれぞれ検討してみると、フレキシビリティの点で多角形がもっとも有利である。

実施例の画像情報供給源10は、このような観点に基づいて形成されており、各3次元物体を複数の多角形の組合せ情報として順次演算出力している。

このようにすることにより、実施例の画像情報 供給源10は、よりリアリティのある画像信号を 合成するために必要な情報を、高速で演算出力す ることが可能となる。

# \*橮成

以下、本実施例の画像情報供給源10の具体的な假成を詳細に説明する。

実施例において、この画像情報供給源10は、

「平面図形」の組合せから成る集合体と見なして 簡略化することができる。

従って、物体表面の情報を、図形形状及び色情報等から成る「平面図形」のみに限定すれば、扱う情報量を更に少ないものとすることが可能となる。

# ポイント3

前記ポイント2で絞られた図形形状に関する情報を、更に限定して、円、楕円、多角系等、なんらかの規則に従って単純化された図形形状に限定することにより、扱う情報を更に少ないものとすることが可能となる。

# ポイント4

前記ポイント3で単純化された図形形状としては、円、楕円、多角形等が考えられる。しかし、このような複数の図形形状を適宜選択使用すると、回路全体が複雑化するばかりでなく、「図形の種類の選択」という新な情報が必要となる。

- 20 -

操作部20.メインCPU回路22.3次元情報メモリ24.3次元演算回路26を含む。

そして、前記操作部20は、実際の飛行機の操 級席と全く同じに形成され、その操作内容は、ス イッチや可変抵抗器を介して電気信号に変換され、 メインCPU回路22に向け出力されている。

メインCPU回路22は、シュミレータとしての動作の中枢部をなすものであり、操作部20から出力される信号に基づき、飛行機の飛行位置を表すデータを演算し3次元演算回路26へ向け出力する。

また、このメインCPU回路22は、3次元演 算回路26から出力される各種の状況信号、例え は「飛行機が他の物体に衝突した」、「飛行機が 乱気流に入った」、「飛行機が目的地に到達した」 等の情報を受け取り、これに応じた状況データを 演算し、3次元演算回路26へ向け出力している。

また、前記3次元情報メモリ24には、あらゆる物体が多面体として表現され、この多面体の各 原点を表す3次元座標データと、多面体の各表面 τ

報

演

え

τ

頭

を各頂点の器がりとして表す多角形データとが書 込み記憶されている。ここにおいて、前記各多面 体データは、固定座標系を用いて表されている。

また、前記3次元演算回路26は、メインCP U回路22の演算する飛行機の現在位置に基づき、 3次元情報メモリ24に格納された各種多面体データを参照しながら、飛行機から見える光景を演 算する。そして、その光景を図形情報の組合せと してコミュニケーションメモリ28に向け出力している。

### \*作用

実施例において、このような多角形情報の演算 は、次のような手順に従って行われる。

第3図に示すことく、実施例の3次元演算回路 26は、飛行機を原点とした移動座根系を想定し、 図中右方向をX座標、下方向をY座標、前方向を Z座標に設定している。

そして、メインCPU回路22から、飛行機の現在位置を表す移動座標が出力されると、この3

- 23 -

視点と多面体の各頂点座標との距離を求めておく。

そして、前記透視投影変換により求められた2次元の点情報(多面体の頂点座標)を、多面体表面を表す各多角形毎に分類し、分類した多角形がパイロットの視野すなわち画面の視野に入るか否かをチェックする。

本実施例において、フィールドプロセッサ回路 12及び画像合成装置14は、その受付け座標範 囲が、前記視野よりも幾分広く設定されている。

このため、3次元演算回路26は、得られる惰報を多角形ごとにチェックし、視野に全く入らない多角形は除去し、一部は視野に入るが残りは受付け座標箆囲を越えているような多角形は受付け座標箆囲に入るように適当な変形を施している。

その後、この3次元演算回路26は、受付け座標範囲に入る多角形に対し、視点からの距離の代表値を決定する。

そして、前記代表値の小さい多角形から順に、 ケスターでは、 を表現の高い多角形情報としてコミュニケーションメモリ28に向け出力する。 次元演算回路26は3次元情報メモリ24から所 定の多面体データの読み出しを行う。

実施例において、3次元情報メモリ24に書込まれた情報は、固定座原系を用いて表されているため、3次元演算回路26は、メモリ24から読出した情報を移動座原系の座原データに変換する必要がある。

この変換には、座假の回転と平行移動という2つの演算要素の組合わせで実現することができ、この変換の過程において、パイロットの視野に入らないことが判明した情報(z<0等)が除去される。変換により求められた状況データは、メインCPU回路22へ向け出力される。

そして、座樑変換された各多面体情報は、次に表示画面がz=Oの平面上にあるとして、z<Oの視点に向って透視投影変換される。

このような透視投影変換により、前記各多面体、 データは、多面体の各頂点座僚をX, Yの2次元 に変換した点情報の集まりとして表される。 また、このような透視投影変換を行うにあたり、

- 24 -

\*付随データ

このとき、コミュニケーションメモリ28に向け出力される各多角形情報には、多角形の各頂点の2次元座標データ(X, Y)のみならず、付随データが含まれる。

前記付随データとしては、例えば多角形のカラーコード、輝度情報や、他の画像との合成等に有用なて軸座標値、等が考えられる。また、これ以外にも、例えばこの多角形の傾きを付随データとして与えておけば、面の傾きと光の方向との関係で当該多角形の明るさをその後の演算処理により決定することも可能である。

なお、本実施例においては、説明を簡単にする ために、付随データとしてカラーコードが出力さ れるものとして以後の説明を行う。

以上説明したように、実施例の画像情報供給源 10は、パイロットの視野に入る情景を複数の多 角形情報の組合せに変換し、優先度の高い多角形 情報から順次コミュニケーションメモリ28へ向 け出力することになる。

\*コミュニケーションメモリ

そして、前記コミュニケーションメモリ28は、 画像情報供給源10とフィールドプロセッサ回路 12とのインターフェースとして機能し、画像情 報供給源10から出力される多角形情報を、その 優先度の高い順にフィールドプロセッサ回路12 へ向け出力している。

(以下余白)

- 27 -

出し、これをその内部レジスタに格納する。

そして、このようにして読出した多角形情報に含まれる頂点座標データに基づき、多角形Aの給郭線がCRTの各水平走査線と交差する給郭点位置の演算を行う。

ところで、ある1本の走査線上に所定の図形が存在する場合を想定すると、この走査線上には、図形の給郭点が必ず少くとも2個存在する(多角形の頂点は除く)。この2つの給郭点をその位置によって「左給郭点」と「右哈郭点」と定義し、両者合せて「始郭点ペア」と定義することにする。

通常、このような铪郭点ペアは、1個の図形を考えてみると左右1組存在するのみであるが、特殊な凹多角形等に関しては、複数組存在する場合もある。

実施例のフィールドプロセッサ回路12は、演算により求めた各給郭点位置を、各走査線毎に恰郭点ペアとしてまとめる。

そして、このようにして求めた各給郭点ペアと、 図形の付随データとを含む給郭点情報を画像合成 B2:フィールドプロセッサ回路

フィールドプロセッサ回路12は、給郭点情報演算手段として概能し、入力される多角形情報に基づき、CRT上に表示される多角形の給郭を演算出力する。

実施例において、前記画像情報供給源10から 優先度の高い順に出力される多角形情報は、CR 下のフィールド走査(奇数フィールドまたは偶数 フィールドへの走査)に同期して更新される。

このため、実施例のフィールドプロセッサ回路 12は、フィールド走査時間を1周期として動作 し、この間に入力される多角形情報を優先度の高 い順に内部レジスタに格納する。

従って、画像情報供給源10から、例えば第4 図(A)に示すように、多角形A,B,Cを表す 多角形情報が順次出力される場合を想定すると、 フィールドプロセッサ回路12は、まず優先度の 最も高い図形Aの各頂点a1,a2,a3,a4,を表す X,Y座枳データと、当該図形の付随データ(カ ラーコード)と、を図形Aの多角形情報として読

- 28 -

装置14へ向け出力する。

その後、フィールドプロセッサ回路12は、多角形B. Cに対しても同様にしてその給郭点情報を順次演算し、求めた給郭点情報を画像合成装置14へ向け出力する。

このようにして、本実施例のフィールドプロセッサ回路12からは、各多角形A.B.Cの各給郭点ペア及び付随データから成る給郭点情報がその優先度の高い順に順次演算出力されることとなる。

ところで、本実施例において、各多角形の優先 度は、フィールドプロセッサ回路12から出力さ れる給郭点情報の出力順序を用いて表されており、 例えば多角形A、B、Cを例にとれば、その優先 度の高い多角形A、B、Cの順にその給郭点情報 が出力されている。

しかし、これとは逆に、フィールドプロセッサ回路12から優先度の低い順に給郭点情報を出力することにより、各多角形A、B、Cの優先度を表すことも可能である。

മ

ħ

莥

更に、これ以外にも、例えば各多角形A.B. Cの給郭点情報中にその優先度を表す専用のデー タを含ませることも可能である。この場合には、 フィールドプロセッサ回路12から、各多角形A. B. Cの給郭点情報をその優先度に関係なくラン ダムに出力することが可能となる。

#### \*多角形認識番号

また、本実施例のフィールドプロセッサ回路 12は、後述する記憶回路32内に付随データメ モリ44が設けられている場合には、各多角形A, B. Cに対応する多角形認識番号を発生し、この 認識番号を前記給郭点ペア及び付随データととも に記憶回路32へ向け出力する必要がある。

(以下杂白)

- 31 -

走査線の本数と等しい数の水平走査記憶エリアに 分割され、各記憶エリアにはY座根に対応したア ドレスが与えられている。

従ってフィールドプロセッサ回路12から出力 される各多角形A、B、Cの給郭点情報は、その Y座標に対応した水平走査記憶エリア内の空き領 域に、順次審込み記憶されることとなる。

#### \*データ 審込順序

本実施例の装置は、この水平走査記憶エリアに 対する給郭点情報の習込順序を用いて、各多角形 A、B、Cの優先度を表している。

すなわち、実施例のフィールドプロセッサ回路 12は、優先度の高い多角形A,B,Cの順に鉛 郭点愶報を出力する。従って、実施例のフィール ドメモリ42内の各水平走査記憶エリア内には、 まず優先度の最も高い多角形Aの給郭点情報が書 込まれ、これに続いて多角形B,Cの順に铪郭点 情報が順次鸖込まれることとなる。

従って、例えばY=20で指定される水平走査

## B3:画像合成装置

本発明の画像合成装置14は、このようにして

優先度の高い順に入力される各多角形A, B, C の給郭点情報に基づき、CRT表示用の画像信号 を合成出力している。

実施例において、この画像合成装置14は、記 憶回路32と、ラインプロセッサ回路34と、付 随データメモリ36とから構成されている。

#### (a)記憶回路

# a-1. $D_1$

本実施例において、この記憶回路32は、給郭 点情報記憶手段として機能し、通常、フィールド メモリ42を用いて形成されている。そして、C .RTの1画面上に表示される全ての多角形の給郭 点情報を記憶する。

第4図(B)には、このフィールドメモリ42 の概念図が示されており、そのメモリ空間は、走 査線と1対1に対応するよう、1画面を構成する

- 32 -

記憶エリアを例にとると、この記憶エリア内には、 アドレスの小さい順に多角形A、B、Cの各給郭 点情報が魯込まれることになる。

なお、これとは逆にフィールドプロセッサ回路 12から、優先度の低い多角形C, B, Aの順に 給郭点情報が出力される場合には、前記給郭点情 報を優先度の低い順に水平走査記憶エリア内に書 込み記憶すれば良い。

このようにして、フィールドプロセッサ回路 12から出力される各給郭点情報中に専用の優先 度データが含まれない場合には、フィールドメモ リ42内の各水平走査記憶エリア内に書込む給郭 点情報の順序を用いて、各多角形の優先度を表す ことができる。

なお、フィールドプロセッサ回路12から出力 される各給郭点情報中に専用の優先度データが含 まれている場合には、これら各輪郭点情報をその 優先度とは無関係に水平走査記憶エリア内に書込 み記憶可能であることは言うまでもない。

#### \*ワード 假成

ところで、このようにして審込まれる各多角形の給郭点情報(専用の優先度データを含むものは除く)に若目してみると、これら各恰郭点情報は、左給郭点のX座標XI、右給郭点のX座標XR及び多角形の付随データの3者からなる。

①1つの給郭点情報の格納に1つのワードを用い、1つのワード内に給郭点情報を構成する左 給郭点、右給郭点及び付随データの全てを格納 する。

②1つの給郭点情報の格納に2つのワードを用いる。そして、左給郭点及び右給郭点をそれぞれ各ワードに割当て、付随データもこれを2等分してそれぞれのワードに割り当てる。

③1つの給郭点情報の格納に3つのワードを用いる。そして、左給郭点、右給郭点及び付随デ

- 35 -

この方法によれば、多角形の給郭点演算過程において、始郭点ペアの一方の給郭点が求まると、直ちに付随データとともにその審込みが行なわれる。そして、その後給郭点ペアの他方の恰郭点が求まった時点で、先に審込んだ铪郭点を読み出し、新に求めた給郭点とともにその審込みを再度行う。

なお、付随データはこの時同時に書き込んでも 良いし、他の時点で書き込んでもかまわない。

第3の方法は、1つの多角形の給郭点を求める 手順そのものが先の2つの方法と異なる。最大点 または最小点を起点として左右給郭点を同時進行 で求め、付随データとともに書き込みを行う方法 である。この方法では給郭点を演算する回路がや や複雑になる。

なお、前記②③のワード構成を採用した場合には、フィールドプロセッサ回路12は、1つの多角形の給郭点演算過程において給郭点が求まるごとに直ちにその巹込みを行うこととなる。特に、

ータをそれぞれのワードに俗納する。

本実施例においては、前記いずれのワード機成を採用することも可能であるが、使用するワード 数が少い程データのアクセスが速くなることは言うまでもない。

まず、①のワード 構成を採用した場合には、3 つの審込み方法が考えれる。

まず第1の方法としては、1つの多角形の倫郭 点を演算する過程で、給郭点ペアが求まった倫郭 点情報から順次響込んでいく方法がある。

この場合には、片方の給郭点を一時記憶するためのメモリが必要である。そして、最初に求まった給郭点を一旦このメモリに記憶しておき、これと対をなす他方の給郭点が求まった時点で双方の給郭点を給郭点ペアとして書込み記憶する。

第2の方法としては、リード・モディファイ・

- 36 -

③のワード 構成を採用した場合には、 給郭点とは 別に付随データのみを該当するワードに書込む必 要がある。

# <u>a-2. 付随データメモリ</u>

ところで、前記付随データに着目してみると、 この付随データは、前述したように、原則的にフィールドメモリ42内へ給郭点ペアと1趨めにし て魯込み記憶される。

しかし、フィールドメモリ42内における付随 データの記憶構造は冗長であるため、付随データ のピット致が大きな場合には、専用の付随データ メモリ44を別途に設けることが好ましい。

この場合、フィールドプロセッサ回路12は、 給郭点情報として、輪郭点ペア及び付随データの 他に、多角形認識番号を出力する。

そして、付随データメモリ44内には、前記多角形認識番号をアドレスとして付随データが書込まれることになる。

一方、フィールドメモリ42内には、付随デー

タの代わりに多角形認識番号が書込まれることに なる。

通常、付随データは、例えば色情報、輝度情報等のピット数が少ない簡単なものが多く、このような場合には、前記付随データメモリ 4 4 が必要とされることは少い。

# (b) インデックスメモリ

インデックスメモリ36は、フィールドメモリ36の水平走査記憶エリアに書込まれた複数の給郭点情報に含まれる付随データを、その優先度に従って各アドレスに쫠込み記憶するよう形成されている。

第5図には、実施例のインデックスメモリ36

- 39 -

# \*読出順序

)

このとき、前記給郭点惰報の読出しをどのような順序で行うかが問題となる。

たとえば、各多角形A,B,Cの優先度が水平 走査記憶エリアに対する論郭点情報の書込み順序 を用いて表されている場合には、書込んだ順又は その逆の順に読み出せば、前記給郭点情報は各多 角形の優先度順(高い順若しくは低い順)に読み 出されるので、その順序に基づき各給郭点情報の 優先度を自動的に判別することができる。

また、これ以外に、例えば給郭点情報中に専用の優先度データが含まれている場合には、水平走査記憶エリアから各給郭点情報をランダムに読出し可能であることが言うまでもない。この場合には、各給郭点情報の優先度を、その後優先度データに基づいて判別すれば良い。

ところで、本実施例において、前記フィールド メモリ42内の各水平走査記憶エリア内には、各 多角形の給郭点情報がその優先度の高い順に書込 まれている。 のフォーマットが示されている。

実施例のインデックスメモリ36は、後述するラインプロセッサ回路34が、水平走査信号に同期してその垂直走査位置に対応する水平走査記憶エリアから各給郭点情報を読み出すと、各給郭点情報に含まれる付随データを、その優先度と対応をもって設定された各アドレスに順次圏込み記憶するよう形成されている。

実施例においては、優先度の高い順に「O」 「1」「2」…のアドレスが与えられる。

従って、例えば多角形A , B , C の付随データがそれぞれ赤、育、黄色のカラーコードをそれぞれ表すものである場合には、このインデックスメモリ36のアドレスO , 1 , 2 にはそれぞれ赤、青、黄色のカラーコードが書込まれることになる。(c) ラインプロセッサ回路

ラインプロセッサ回路34は、CRTの水平走査に同期して、この垂直走査位置と対応する水平走査記憶エリアから各多角形の輪郭点情報の読出しを行う。

- 40 -

実施例のラインプロセッサ回路34は、各水平 走査記憶エリアからの給郭点情報の読出しを、書 込みと同様にその優先度の高い順に行なっている。

例えば第4図に示すY=20のラインを水平走査する場合を想定すると、ラインプロセッサ回路34は、フィールドメモリ42内におけるY=20の水平走査記憶エリアから、まず多角形Aの 給郭点情報を読出し、次に多角形B,多角形Cの 順に給郭点情報を順次読出す。

# \*付随データの書込み

そして、このラインプロセッサ回路34は、読出した各倍郭点情報に含まれる付随データを、その優先度に従い、第5図に示すインデックスメモリ36内の各アドレスに順次書込み記憶する。

従って、例えば多角形A,B,Cの各給郭点情報中に、赤、育、黄のカラーコードが付随データとしてそれぞれ含まれている場合を想定すると、インデックスメモリ36には、第5図に示すように、その優先度に基づいた各アドレスに赤、育、

黄のカラーコードが醤込まれることになる。

# \*読出しアドレスの発生

これと並行して、実施例のラインプロセッサ回 路34はCRTの水平走査に同期して、付殖デー タの読出しアドレスを前記インデックスメモリ 36へ向け出力している。

すなわち、実施例のラインプロセッサ回路34 は、前述したように、水平走査信号に同期して、 その垂直走査位置と対応する水平走査記憶エリア から各給郭点情報をその優先度順に順次読出して いる。

そして、読出された各給郭点情報に含まれる給 郭点ペア指定領域内で水平走査が行われている場 合に、対応する付随データ読出しアドレスをその 優先度に基づきインデックスメモリ36へ出力し ている。

従って、例えば多角形A,B,Cの各給郭点愲 報中に、赤、育、黄のカラーコードが付随データ としてそれぞれ含まれている場合を想定すると、

#### - 43 -

実施例において、ラインプロセッサ回路34及 びインデックスメモリ36は、このような画像信 号の合成をCRTの水平走査に同期して繰り返し て行う。このため、CRT40上には、画像情報 供給源10から出力されるシュミレーション画像 が多角形の組合せ惰報として良好に表示されるこ とになる。

なお、記憶回路32内に、前記フィールドメモ リ42以外に付随データメモリ44が設けられて いる場合には、ラインプロセッサ回路34は、ま ず、フィールドメモリ42から前述した場合と同 様に給郭点情報を読出し、この給郭点情報中に含 まれる多角形認識番号をアドレスとして、付随デ ータメモリ44から該当する付随データを読出せ

なお、本実施例においては、フィールドプロセ ッサ回路12から出力される多角形の铪郭点情報 に基づき、画像信号を合成出力する場合を例にと り説明した。

しかし、本発明はこれに限らず、例えばフィー

水平走査が各多角形A、B、Cの左輪郭点位置及 び右輪郭点位置で囲まれている領域で行われてい る場合に、該当するカラーコード読出しアドレス をインデックスメモリ36へ向け出力することに なる。

このとき、第4図に示すY=20のラインのよ うに、多角形A、B、Cに互いに重複する領域が ある場合、ラインプロセッサ回路34は、優先度 の高い多角形のカラーコードが優先して読出され るよう付随データ読出しアドレスを出力する。

このようにして、本実施例の画像合成装置14 は、各多角形A、B、Cの給郭点ペア指定領域内 で水平走査が行われている場合に、該当する付随 データ(カラーコード)がリアルタイムで出力さ れるよう、1水平走査分の画像信号が合成出力さ れることとなる。

そして、このようにして出力される1水平走査 分の画像信号は、カラーパレットメモリ38内に おいてカラー信号に変換され、CRT40へ向け 出力される。

#### 44 -

ルドプロセッサ回路12から多角形以外の図形、 例えば、円、楕円等の翰郭点愶報が出力されるよ うな場合でも、同様に画像信号を合成出力可能で あることは言うまでもない。

# ( d ) 本実施例と従来装置との比较 ①本実施例の装置では、いわゆる付随データの塗

り潰し処理という作業が不要となる。

すなわち、従来のピットマップ・ディスプレイ の方式を用いた画像合成装置では、ピットマップ メモリ内に画像の蛤郭線を設定し、その後この蛤 郭線内を所望の付随データで塗り溜していくとい ういわゆる「塗り逍し作業」が必要となるため、 画像合成を短時間で行うことができない。

特に、図形表示を優先度の高い図形から順に行 った場合、いわゆるリード・モディファイ・ライ トが必要となるため、塗り潰し作業に要する時間 は更に増大し、前記塗り潰し作業が画像の変化に 対し追従できない場合が多く、動きの速い動画等 のリアルタイム表示を得ることができないという

問題があった。

また、このような塗り潰し作業は、使用するバスラインを大容量のものとすることにより、高速で行うことも可能である。しかし、このようにすると、扱う情報量に比し、バスライン及びその他の部材の容量が大きくなり過ぎ、装置全体が大型でかつ高価なものとなってしまうという問題が発生する。

従って、バスラインの容量を大きくすることなく、画像信号の合成をリアルタイムで行うことが可能となる。

- 47 -

することができる。

④本実施例の装置は、リアリティの高い疑似3次元画像をリアルタイムで合成出力することができる。

すなわち、本実施例の装置は、疑似3次元画像を表示するために、3次元物体の表面形状を、複数の多角形の集合体として取扱っている。

従って、本実施例によれば、前述したように、 少い情報、メモリ容量でよりリアリティの高い疑 似3次元画像をリアルタイムで合成出力すること が可能となる。

(以下余白)

②本実施例の装置では、使用するメモリの容量を 少なくすることができる。

すなわち、本実施例の装置では、従来装置のピット・マップ・ディスプレイの方式のように、一画面全部のピクセルに対応したメモリ容量を必要とせず、使用するメモリの総容量を小さなものとすることが可能となる。

③本実施例の装置は、優先度の高い画像の脱落を 伴うことなく、画像信号を良好に合成出力すると とができる。

- 48 -

# C:具体例

次に、本発明の装置の具体的な実施例を詳細に 説明する。

### C1:第1の具体例

第5図には、本発明にかかる装置の第1の具体例が示されており、実施例の装置は、次のような仕様に基づき水平走査線1本辺り64個の多角形を表示できるように形成されている。

(以下余白)

(a) 仕様

(イ) CRT (インターレース)

ピクセル数

576 × 448 個

(576 ×224 個/ フィールド)

走資線数

525 本

(262.5 本/ フィールド)

垂直同期周波数 60.015Hz

(垂直周期16.663ms)

水平同期周波致 15.754KHZ

(水平周期63.477µs)

ドットクロック周波数

12.288HHz

- (口)多角形表示個数(1画面) 1.024 個
- (ハ)多角形表示個数(水平) 64個
- (二)入力情報の座標範囲 0 ≤ X ≤ 4095 , 0 ≤ Y ≤ 2047
- (ホ)表示座標範囲

 $2048 \le X \le 2623$ ,  $1024 \le Y \le 1471$ (回路上  $0 \le X \le 575$ ,  $0 \le Y \le 447$ とみなしている。)

- 51 -

場合には、他方の記憶エリアからは書込まれたデータの読出しが行われており、また一方の記憶エリアからデータの読出しが行われている場合は、他方の記憶エリアに新なデータの書込みが行われることとなる。

第1表には、記憶エリアの切換周期が、各メモ リ毎に示されている。 (以下余白) (b) デュアルポートRAM

また、本実施例の装置の各メモリ、例えばコミュニケーションメモリ28.フィールドメモリ42.インデックスメモリ36.マップメモリ62.サブマップメモリ64には、前段のプロセッサによるデータの譲出しとが独立で行われる、いわゆるデュアルポートRAMを用いることが好ましい。

本実施例において用いられているこれらデュアルポートRAMは、それぞれ勘込み及び読出し作業に必要とする容量の2倍の記憶容量を有し、そのメモリ空間が2つの記憶エリアに2等分されている。

そして、このように2等分された各記憶エリアは、前段のプロセッサ及び後段のプロセッサにより一定周期で交互にアクセスされるように形成されている。

従って、このデュアルポートRAMは、その一 方の記憶エリアにデータの書込みが行われている

- 52 -

第1表

メモリ名	切換周期
コミュニケーションメモリ	フィールド
フィールドメモリ	フィールド
インデッスクメモリ	ライン
マップメモリ	ライン
サブマップメモリ	ライン

# (C) 画像情報供給源

本実施例において、画像惰報供給源10はCR Tのフィールド走査に同期して、優先度の高い順 に多角形惰報を順次出力している。

例えば第4図(A)に示す画像をCRT上に表示する場合、多角形情報は、その優先度に従って図形A.B.Cの順に順次出力される。

このようにして出力される各多角形情報には、 その付随データと、多角形の各頂点座傷データ (X, Y)が含まれている。

実施例において、前記付随データは、多角形の表示色を表すカラーコードから成るものとする。 このカラーコードは、前記カラーパレットメモリ 38のカラー信号読出しアドレスとして機能する ものである。

また、前記各多角形の頂点座線データは、第? 図(A)に示すよう、多角形の給郭に沿ってa1, a2, a3, a4の順に、反時計回りに出力する 必要がある。

これは、後述するように、フィールドプロセッ

- 55 -

成する各辺の情報に登理して線分回路50へ向け出力する。この時、除算回路48は、多角形の各辺の傾きを演算するために用いられる。

また、線分回路50は、前処理回路46から入力されるデータに基づき、最初に優先度の一番高い多角形Aの給郭点ペア群を演算し、次に多角形B, Cの順に給郭点ペア群をそれぞれ演算する。

そして、演算した給郭点ペアをカラーコードと ともに給郭点情報としてフィールドメモリ42へ 願次箋込んでいく。

ここにおいて、前記翰郭点パッファ52は、铪 郭点ペアを得るために、先に求まった哈郭点を一 時的に記憶しておくために用いられる。

また、前記給郭点カウンタ 5 4 は、各水平走査 線毎の給郭点の数をカウントするレジスター群と して用いられる。

従って、この給郭点カウンタ54は、このカウント値を2で割ると、1水平走査線上に表示される給郭点ペアのカウンタとみなすことができる。 これは、フィールドメモリ42の個々の水平走査 サ回路12に裏返し多角形を除去する機能を発揮 させるためである。

このようにして、コミュニケーションメモリ28内には、第7図(B)に示すように、多角形A.B.Cの多角形情報がその優先順位に従って書込まれることになる。

#### (d)フィールドプロセッサ回路

第8図には、本実施例のフィールドプロセッサ 回路12の具体的な構成が示されている。

#### 構成

実施例のフィールドプロセッサ回路12は、前 処理回路46、除算回路48、線分回路50、給 郭点バッファ52、給郭点カウンタ54を含む。

前記前処理回路46は、コミュニケーションメモリ28内に例えば第7図(C)に示すように書込まれた多角形情報を、その優先度に従って多角形A、B、Cの順に順次読出す。

そして、読出された多角形情報を、多角形を構

- 56 -

記憶エリアに対する書込みポインターに他ならない。

また、そのカウント値の最下位ビットは、左給 郭点及び右輪郭点からなる輪郭点ペアが完成した か、それとも輪郭点ペアの片割れしかできていな いのかを示すフラグとして使うことができる。

# 動作

第9図~第13図には、前記フィールドプロセッサ回路12のフローチャートが示されている。

このフローチャート中には、次のような各種の 変数が用いられており、大文字の変数の多くは実 在するレジスタを表し、小文字の変数はバスライ ン上に現れる数値を表している。(以下余白) X, Y:多角形情報に含まれる各頂点の X, Y座標値。

X0, Y0:多角形の最初の頂点座標値。

X<sub>1</sub>, Y<sub>1</sub> :辺の始点(有向線分としての) 座 傾値 X<sub>2</sub>, Y<sub>2</sub> :辺の終点(有向線分としての) 座 探値

Q (Quotient):除算結果, 商。

すなわち辺の勾配

X,Y: 給郭点の座標値

YE(Y End):辺のプロット終了点の

Y座根値

XV(X Visible):表示画面上における蛤郭

点のX座塚値

BR(Buffer):走査線番号Rに対応する給郭点

バッファ。

CR(Counter):走査線番号Rに対応する給郭点

カウンタ。

- 59 -

第7図(C)に示すような多角形情報が格納されている場合を想定すると、まず多角形Aに対して前述した処理を行い、この処理が完了した時点で、次に多角形B,多角形Cに対し順次同様の処理を行う。

そして、全多角形についての処理が終了した時点で、第4図(B)において斜線で示すように、フィールドメモリ42内の各水平走査記憶エリアに終了コードを書込む。具体的には、P=O.1.2.…223及びカウンタ54のカウントCO,C1,C2,C223の組合せをアドレスとして、前記終了コードの書込みを行う。

第11図には、第10図に示す1つの多角形の 処理動作についてのフローチャートが示されてい る。

実施例において、例えば多角形Aについての処理動作が開始されると、この多角形Aの最初の頂点 a 1 の X 、 Y 座標を読出し、次に頂点 a 2 の X 、 Y 座標を読出す。

ここにおいて、X0,Y0,X1,Y1,X2,Y2 はそ

まず第9図には、フィールドプロセッサ回路 12の全動作を表すフローチャートが示されており、このフィールドプロセッサ回路12は、新たなフィールド走査が行われる度に所定のフィールド処理動作をくりかえして行う。

第10図には、第9図に示すフィールド処理動作が示されている。

実施例の装置は、まず新なフィールド走査が開始されると同時に、224本の各水平走査線に対応して設定されたカウンタ54のカウント値C0、C1,C2,…C223をOにクリアする。

そして、コミュニケーションメモリ28から優 先順位の高い順に多角形情報を1つずつ読み出し、 所定の多角形の処理動作を行う。

すなわち、実施例の装置は、読出しは多角形情報に基づき、当該多角形の全給郭点ペアを演算する。そして、各給郭点ペアをカラーコードと組合せ、給郭点情報としてフィールドメモリ42内へ書き込み記憶する。

例えば、コミュニケーションメモリ28内に、

- 60 -

れぞれ実際のレジスタを用いて設定され、X2又はY2に値をセットすると、自動的にその元の値がそれぞれX1とY1にセットされるように形成されている。なお、この時X1,Y1の元の値は自動的に消滅することとなる。

このようにして、頂点座標 a 1 と a 2 の X Y 座 標が読出されると、この読出し情報に基づき 1 つの辺 a 1, a 2 の処理動作が行われる。

このような動作を多角形の各辺 a 1 a 2, a 2 a 3, a 3 a 4, a 4 a 1 について順次行う。

第12図には、第11図に示す1つの辺の処理 動作が示されている。

まず、実施例の装置は、対象となる辺の両端 Y 座 標が一致しているか否かの判断を行う (ステップ 1 2 0 )。そして、両端の Y 座 標が一致している場合には、この辺をプロットする必要がないものと判断しこの辺に対する処理効作を中止する。

つぎに、実施例の装置は、対象となる辺のY座 標が、全ての点で画面外であるか否かの判断を行 う(ステップ121,122)。

and the control of t

2

麥

汀

そして、対象となる辺が、受付座原範囲内であっても、その辺を僻成する全ての点でそのY座根が画面の外であるならば、この辺をプロットする必要がないものと判断し、この辺に対する処理効作を終了する(クリッピングの第1段階)。

次に、実施例の装置は、対象とする辺の傾きQ を演算する(ステップ123)。

この時、辺の傾きは、実際には整数部と余りの 2つに分けて求められるが、第12図においては、 アルゴリズムの説明を簡単にするため、傾きQを 実数とみなしている。

このようにすることにより、対象とする辺を表す式が次のようにして設定される。

X = Q Y + X 1 - Q Y 1

$$Q = \frac{Y2 - Y1}{X2 - X1}$$

次に、対象とする辺のどの端から給郭点を演算

- 63 -

作が行われない (クリッピングの第2段階) (ステップ127,128)。

また、本実施例では、偶数フィールドと奇数フィールドの走査が交互に行われている。

従って、実施例の装置では、今行われている走査が偶数フィールドか奇数フィールドかを判断し、偶数フィールドの場合には、偶数の水平走査線(Y=0,2,4,…)と交差する給郭点のみを演算し、奇数フィールドの場合には奇数の水平走査線(Y=1,3,5,…)と交差する給郭点のみを演算するように動作する(ステップ129)。

第13図には、第12図に示す給郭点の処理動作(ステップ125)が示されている。

実施例の装置は、まずCRT画面の左側上隅を 原点とした新なXV座標を求める(ステップ 130)。この新なXV座標は本来のX座標から 2048を差し引いた値である。

また、本来のX座根が画面の外にあるならば、 これを画面の両端に表示するようにXV=O・X V=5 7 5 にそれぞれ設定してやる(クリッピン を開始するかを決定する(ステップ124)。このため、まず辺の両端のY座標、Y1. Y2 のどちらかが大きいかを判断し、給郭点の演算がかならずY座標の増加方向に行われるよう、給郭点の演算開始点を初期設定する。

次に、対象とする辺が各水平走査線と交差する 点、すなわち給郭点のX座標の演算を、その演算 開始端から演算終了端に向けて類次行う。

例えば第4図(A)に示す辺a1,a2を例にとると、まずこの辺a1,a2とY=6の水平走査線と交差するX座線が求められる(ステップ125)。次に、Y=8、Y=10の水平走査線と交差する給郭点が順次求められる。

そして、水平走査線のY座標が、測定終了端として設定されたY座標YEとなった時点で、この辺a1 a2 に対する給郭点演算動作を終了する(ステップ126)。

なお、対象となる辺 a 1 a 2 と交差する Y 座 標 が、 画面の外側にある場合には 給郭点を求める必 要がないため、その位置における 給郭点の演算動

- 64 -

グの第3段階)。

このようにして求めた新なXV座標自体が、実 施例のフィールドプロセッサ回路12が演算する 铪郭点のX座標となる。

そして、このようにして給郭点が求まると、次にこの給郭点を鸖込むアドレスRを演算する(ステップ131)。ここにおいて、関致int(X)は、Xを越えない最大の整数を表し、また、(ソー1024)は、画面の左上隅を原点とする新なY座標を表している。

そして、前記アドレスRで指定されるに従いフィールドメモリ42内の水平走査記憶エリアに前記給郭点XVを格納し、当該エリアに対応して設けられたカウンタ54のカウント値CRをインクリメントする(ステップ132、133)。

なお、カウンタ54のカウント値CRが偶数である場合には、左給郭点のみが求められている状態である。このため、求めた給郭点を次に右給郭点が求まるまでパッファ52内へ一時記憶しておき、カウンタ54のカウント値CRをインクリメ

ントする (ステップ 134)。

また、本実施例の装置は、3次元の立体画像を 2次元上に疑似3次元画像として表示するもので ある。

ところで、画像情報供給額10から出力される、 立体表面側の多角形情報は、反時計回りにその頂 点座線が与えられている。しかし、これとは逆に、 立体の窡面側に位置する多角形は、時計回りに頂 点座線が与えられた寝がえしの多角形情報として 出力される。

このため、実施例の装置は、Y座標の増減と、 給郭点の大小とを組合せて比較し、襄返しの多角 形情報の除去を行っている(ステップ135)。

なお、本実施例において、前処理回路46及び除算回路48が、第9図~第11図に示す動作及び第12図の前半の動作を扱い、線分回路50, 給郭点バッファ52及び給郭点カウンタ54が、 第12図従半及び第13図に示す動作のほとんど を扱っている。

また、前記フローチャートにおいては、説明を

- 67 -

また、本実施例においてCRTは飛越し走査によって偶数フィールドと奇数フィールドとを交互に表示している。このため、このフィールドメモリ42のメモリ空間は、第4図(B)に示すように、偶数フィールドの各走査線(Y=0,2,4,…)又は奇数フィールドの各走査線(Y=1,3,5,…)にそれぞれ1対1に対応したプロックに分割されている。

ここにおいて、前記仕様のところで説明したとおり、1フレーム画面を僻成するY座標は回路構成上448本であるため、奇致フィールド又は偶致フィールド中の走査線数は224本である。また、1本の水平走査線上に表示される多角形の最大個数は64個である。

従って、1ワード中に1個の恰郭点情報(哈郭点ペアとカラーコードからなる。)を格納する場合を想定すると、実施例のフィールドメモリ42において実際に使用されている作業エリアは、28ビット×14336 (=64×224)ワードとなる。

第14図(A)には、このフィールドメモリ4

簡単にするために直列処理を行う場合を例にとり 説明しているが、必要に応じて並列処理、パイプ ライン処理を導入して高速化を図ることも可能で ある。

#### (e)フィールドメモリ

本実施例において、記憶回路32は、フィールドメモリ42のみからなり、付随データメモリ4 4は設けられていない。これは、とりあつかわれる付随データが、前述したようにカラーコードという比較的ピット数の少ないデータだからである。

このフィールドメモリ42は、1フィールド内に表される全多角形の給郭点情報を記憶するものであり、実施例においては、28ビット×2<sup>15</sup>(32K)ワードのRAMで構成されている。

なお、このフィールドメモリ42は、前述したように、デュアルポートRAMとして実際の作業エリアの倍の容量を有するよう形成されている。このため、1つの作業エリアには、全容量の半分、すなわち28ビット×2<sup>14</sup>(16k)ワードの容量がある。

- 68 -

2内に審込まれる給郭点情報のフォーマットが示されている。各給郭点情報は、8 ピットのカラーコードと、10ピットの左給郭点X座標X L と、10ピットの右給郭点X座標X R と、を含む合計28ピットのデータからなる。

そして、フィールドプロセッサ回路12から順次出力される各給郭点情報は、この給郭点情報に含まれるY座標によって指定される水平走査記憶エリアに、その優先度に従って、アドレスの若い方から順に容込まれ、この記憶エリアの末尾には終了コードが容込まれる。

但し、水平走査記憶エリア内が64個の給郭点 情報で埋め尽された場合には、終了コードの審込 は行われない。

また、実施例のフィールドメモリ42は、第14図(B)に示すごとく、3MHzのクロックに従いデータは審込み及び読出しが制御されている。そして、フィールドプロセッサ回路12から出力されるデータのクロックがHレベルのときに審込まれ、審込まれたデータの読出しはクロックがL

レベルの時に行われている。

なお、フィールドメモリはビデオ画面全体でなく、画面半分あるいは一部のみを記憶するように しても良い。

# (†) インデックスメモリ

莨

**分、** 

下

λ

1

Ÿ

また、実施例のインデックスメモリ36は、フィールドメモリ42から読出される走査線1本分の給郭点情報に含まれるカラーコードを、前記優先度番号をアドレスとして第5図に示すように記憶する。

ここにおいて、優先度番号とは、一本の走査線上に表示する多角形を、優先度の高い順に「O」「1」「2」…として表す番号である。

実施例において、水平走査線1本当りに最大 64個の多角形が表示され、また、これら各多角 形のカラーコードは、それぞれ8ビットデータか らなる。

従って、実施例のインデックスメモリ36は、 8ビット×64ワードのメモリ容量をもつRAM

#### - 71 -

従って、例えば第4図に示すソ=20の水平走査記憶エリアから給郭点情報を読出す場合を想定すると、第1のラインプロセッサ56はその優先順位に従い、まず多角形Aの給郭点情報を読出し、次に多角形B.多角形Cの給郭点情報を順次読出す。

これと同時に、多角形Aの給郭点情報を表す優先度番号「O」を発生し、同様に多角形B. Cの給郭点情報を表す優先度番号「1」「2」を順次発生する。

そして、この第1のラインプロセッサ56は、 読出し各多角形の給郭点情報に含まれる付随データを、前記優先度番号をアドレスとしてインデックスメモリ36にそれぞれ書込み記憶する。

従って、前述したように、多角形A.B.Cのカラーコードが、赤、育、黄色をそれぞれ表すものである場合には、インデックスメモリ36内のアドレスO.1、2にはそれぞれ赤、育、黄色のカラーコードが容込まれることとなる。

を用いて形成されている。

# (g) ラインプロセッサ回路

ラインプロセッサ回路34は、CRTの水平走 査に同期して、フィールドメモリ42内の水平走 査記憶エリアから多角形の铪郭点情報を読出し、 水平走査用の画像信号を合成出力するものである。

実施例において、このラインプロセッサ回路 34は、第1のラインプロセッサ56、第2のラインプロセッサ58、哈郭点マップメモリ60を含む。

第17図(A)には、このラインプロセッサ回路34の切替え効作を示すタイミングチャートが表されている。

前記第1のラインプロセッサ56は、CRTの水平走査に同期して、フィールドメモリ42内の所定の水平走査記憶エリアから多角形の給郭点情報をその優先度に従って順次読出す。

この時、各輪郭点情報が読出される毎に、第1 のラインプロセッサ56は優先度番号を発生する。

#### - 72 -

ところで、この第1のラインプロセッサ56による給郭点情報の読出しは、単にその優先度に基づいて行われるのみであり、そのX座標値とは無関係に行われる。

従って、実施例の装置では、読出された給郭点 情報に含まれる給郭点ペアを、そのX座標上にマ ッピングしてやることが必要となる。

実施例の第1のラインプロセッサ56は、このような給郭点ペアのマッピングを、給郭点マップメモリ60を用い行っている。

すなわち、読出された各図形の給郭点情報に含まれる左給郭点位置及び右輪郭点位置をアドレスとして、給郭点マップメモリ6〇内に対応する優先度番号を審込み記憶する。これと同時に、各給郭点情報に含まれる給郭点位置を給郭点マップメモリ6〇内に審込み記憶する。

このような恰郭点位置及び優先度番号のマッピング処理は、後述するマップメモリ62のみでも十分に行うことができる。

しかし、本実施例においては、前記マッピング

処理を更に高速で行うために、沿郭点マップメモリ60を、マップメモリ62と、サブマップメモリ64と、サフマップメモリ64とを用いて形成している。

### マップメモリ

また、第15図には、前記マップメモリ62のフォーマットが示されている。このマップメモリ62は、1本の走査線を構成する各ピクセル数に対応して0~575のアドレスを有し、各アドレスには優先度番号記憶用に6ピットの記憶エリアが割当てられている。そして、フィールドメモリ42から給郭点情報が読出されるたびに発生する優先度番号は、その給郭点のX座標値をアドレスとして記憶される。

従って、このマップメモリ62は、1本の水平 走査線に対する給郭点のピットマップメモリとし て機能することとなる。

ここにおいて、実施例のマップメモリ62は、 左給郭点と右給郭点との重複を許すために、左給 郭点専用のマップメモリ62Lと、右給郭点専用

- 75 -

64のフォーマットが示されている。このサプマップメモリ64は、1本の水平走査線を構成する576個の各ピクセルに対応して給郭点の有無を表すフラグとして1ビットの記憶エリアが割当てられている。

ここにおいて、このサブマップメモリ64は、 前記マップメモリ62と同様に、相異なる多角形 の左給郭点と右給郭点との重複を許すために、左 給郭点専用のサブマップメモリ64Lと、右給郭 点専用のサブマップメモリ64Rとを用いて形成 されている。

また、本実施例において、これらサブマップメ モリ64は、第16図に示すように、8ビットを 1ワードとしている。

そして、10ピット表示のX座標値の上位7ピットをアドレスとして用い、下位3ピットは各ワード内のピット選択用に用いられる。

なお、このサブマップメモリ64は、それぞれ576個の各ピクセルに1ピットの記憶エリアを割当てる必要があるため、少くとも576ピット

のマップメモリ62Rとから形成されている。 従って、例えばソ=20のアドレスで指定される フィールドメモリ42内の水平走査記憶エリアから、多角形A.B.Cの恰郭点情報が読出される 場合を想定すると、左哈郭転用マップメモリ62 し内には、アドレスXLB.XLC.XLAの各位置に、 それぞれ優先度番号1.2.0が記憶されること になる。

同様にして、右給郭点用マップメモリ62R内には、アドレスXRC、XRB、XRAの各位置に優先度番号2.1.0がそれぞれ審込まれる。

なお、実施例のマップメモリ62は、1本の水平走査線を構成する576個のピクセルに対応して、それぞれ6ピットの記憶エリアを割当てている。このため、少くとも6ピット×576ワード以上のメモリ容量を有するRAMを用いる必要がある。

# サブマップメモリ

また、第16図には、前記サブマップメモリ

- 76 -

以上の記憶容量を要するRAMを用いる必要がある。

なお、前述したマップメモリ62を、データの高速圏込み及び読出しが可能で、かつ各倍郭点筒報に含まれる哈郭点位置の情報を有するよう形成すれば、このサブマップメモリ64は省略することも可能である。

# ラインプロセッサ

第18図には、本実施例のラインプロセッサ回 路34の詳細な構成が示されている。

#### <u>第1のラインプロセッサ</u>

実施例において、第1のラインプロセッサ56は、CRTの水平走査に同期して該当する走査ラインの選択信号を出力するラインカウンタ70と、0番から順に優先度番号を発生する優先度番号カウンタ72と、を含み、これら各カウンタの出力を読出しアドレスとしてフィールドメモリ42へ向け出力する。

この結果、フィールドメモリ42からは、選択信号(Y座原データ)により指定された水平走査記憶エリアから、優先度番号により指定された給郭点情報が読出されることになる。

この時、この読出された給郭点情報中に含まれるカラーコードは、ラッチ回路76にラッチされ、また、左給郭点の座標XL及び右給郭点の座標XRの上位7ピットは、それぞれ対応するプリセッタブルカウンタ78L、78Rに、又下位3ピットはラッチ回路80L、80Rにそれぞれ入力される。

そして、この第1のラインプロセッサ56は、 ラッチ回路76に入力されたカラーコードを、そ の優先度番号をアドレスとしてインデックスメモ リ36内へ審込み記憶する。

さらに、アップカウンタ78し、ラッチ回路 80しに入力された左給郭点の座標Xしと、ダウンカウンタ78し、ラッチ回路80しに入力された右輪郭点の座標XRとをそれぞれアドレスとして、左輪郭点用のマップメモリ62し及び右輪郭

- 79 -

本実施例のラインカウンタ56は、このようなずらし込み処理を行うため、左給郭点ずらし込み回路82日、右給郭点ずらし込み回路82日、比較回路84を設けている。

そして、たとえば左翰郭点のX座標として「O1010101010」の10ビットデータが読出された場合を想定すると、第19図に示すように、この10ビットデータの上位7ビット「O10110101(=45)」はカウンタ78しを介してサブマップメモリ64しに入力され、そのK番目のワードのアドレスを指定する(K=0101101=45)。

なお、前記10ピットデータの下位3ピット (010=2)はピット選択信号としてラッチ回路80Lに入力され、k番目のワード内における 3番目のピットを指定する。

そして、サブマップメモリ64Lからは、第 19図に示すように、指定されたk番目のワード 点用のマップメモリ62R内に、ラッチ回路74 にラッチされている優先度番号を書込み記憶する。

さらに、実施例の装置は、前述した左給郭点の 座標XLと右給郭点の座標XRとをそれぞれアド レスとし、左給郭点用のサブマップメモリ64L 及び右給郭点用のサブマップメモリ64Rの給郭 点書込みフラグを「1」にセットする。

従って、たとえば第4図に示すソ=20の水平 走査記憶エリアから恰郭点情報を読出した場合を 想定すると、前記インデックスメモリ60、マッ プメモリ62及びサブマップメモリ64内には、 第5図、第15図及び第16図に示すように多角 形A、B、Cの各データが書込まれることになる。

ところで、このようなデータの書込みに際し、 考慮しなければならない問題が1つある。これは、 複数の多角形の給郭点情報を連続して読出した場合に、右給郭点同志又は左給郭点同志が同一のア ドレスとなる複数の多角形が存在する場合である。

このような場合には、優先度の高い多角形の表示を妨げることがないよう、優先度の低い多角形

- 80 -

が左輪郭点ずらし込み回路82Lに向け読出される。そして、左輪郭点ずらし込み回路82Lは、ラッチ回路80Lによって指定される「010」の位置(第19図の矢印①であらわすビット)にすでに輪郭点惰報が書込まれているか否かの判断を行う。

実施例において、この矢印①で示すビットには、 すでに幹郭点情報が書込まれていることを示して いるため、左幹郭点情報ずらし込み回路82Lは ワード内で値が0であるビットのうち、ビット選 択信号が①より大きく、しかも①のビット選択信 号「010」に最も近いビットの検出を行う。

このような条件を満足するビット選択信号としては、①より3つ右に「101」のビット選択信号で指定されるビットが存在する。

従って、左輪郭点ずらし込み回路82Lは、新な下位3ピットデータとして「101」を出力する。

この結果、実施例の装置では、「010110 1101」の10ビットデータが、ずらし込み処 理された新たな左給郭点のX座線として出力されることになる。

また、右給郭点のずらし込み処理も、右給郭点 ずらし込み回路82Rを用いて同様にして行われ る。この場合に右給郭点のずらし込みは、左給郭 点の逆にX座標値の小さい方へ向けて行われる。

そして、このような左給郭点のずらし込みと、 右給郭点のずらし込みは、フィールドメモリから 铪郭点ペアが読出されると同時に開始され、しか も並列処理によって独立して行われる。

そして、左給郭点及び右給郭点のずらし込み処理が完了した時点で、ずらし込み処理した新な左 始郭点及び右給郭点を用い、マップメモリ62及 びサプマップメモリ64に対するデータの書込み が行われる。

なお、サブマップメモリ64L、64Rから出力されるワードK内に、検出すべきビットが存在しない場合には、各ずらし込み回路82L、82RはそれぞれLFIND、RFIND出力をOに設定する。そして、対応するカウンタ78L

- 83 -

そして、新な水平走査が開始されると、その垂直走査位置に対応した水平走査記憶エリアを選択する信号がラインカウンタ70から出力され、前述の場合と同様にして铪郭点情報の読出しが開始される。

### 第2のラインプロセッサ

また、このようにしてメモリ60.62.64 にそれぞれ水平走査1本分のデータの審込みが行 われると、次に第2のラインプロセッサ58を用 いて、水平走査1本分の画像信号が合成出力され る。

第17図(B)には、第2のラインプロセッサ 58のタイミングチャートが示されている。

第18図に示すように、実施例の第2のラインプロセッサ58は、CRTの水平走査位置を表す X座保値を10ピットデータとして出力するカウンタ90を有する。

 78Rをそれぞれインクリメントまたはディクリメントし、サブマップメモリ64L.64Rの新なワードからデータの読出しを行う。

そして、左給郭点座根をずらし込み回路82Lは、3ピット入力を「000」と見なし、また右 給郭点ずらし込み回路82Rは3ピット入力を 「111」として最適なアドレスの検出を同様に して行う。

なお、このようなずらし込み処理の途中で、左 恰郭点のX座標が右給郭点のX座標と等しいかま たはより大きな値となる場合があり、実施例の比 図回路84は、このような場合にキャンセル信号 「1」を出力し、現在取扱っている給郭点ペアを 無効とし各メモリへの審込みは行わないようにし ている。

そして、実施例のラインプロセッサ56は、フィールドメモリ42から終了コードが読出された時点で、あるいは64個の給郭点情報が読出された時点で、新な水平走査が開始されるまで、休止状態となる。

- 84 -

64Rに向け「読出しアドレス」として出力している。

また、これと同時にカウンタ90から出力されるX座祭値を、そのまま「読出しアドレス」としてマップメモリ62L.62Rに向け出力している。

そして、各サプマップメモリ64 L. 64 Rからは、読出しアドレスにより指定されたワードに 客込まれている8 個分の給郭点審込フラグが並列 データとして読出される。そして、シフトレジス タ92 L. 92 Rは、読出された各フラグを、マップメモリ62 L. 62 Rからのデータの読出し タイミングと整合をとりながら並列直列変換し、 デコーダ98 L. 98 Rに向け順次出力する。

そして、このような読出し動作と連動して、ゼロ発生回路94L.94Rが動作し、サブマップメモリの今読出したワードをクリアする。

また、前記各マップメモリ62L,62Rは、 ラッチ回路96を介して入力されるX座標値をア ドレスとして、当該アドレスに割込まれている左

τ

給郭点及び右給郭点の優先度番号を対応するデコーダ98L,98Rに向け出力する。

そして、左給郭庶用のデコーダ98しは、レジスタ92しから哈郭点情報の審込みを表す「1」のフラグが出力される場合にのみ、マップメモリ62しから出力される左恰郭点の優先度番号を有効なものと判定し、この優先度番号により指定されるフリップフロップ100を「1」にセットする。

また、右給郭点用のデコーダ98Rは、 同様にシフトレジスタ92Rから右給郭点が露込まれていることを表す「1」のフラグが出力されている場合にのみ、マップメモリ62Rから出力される右給郭点の優先度番号により指定されるフリップフロップ100を「0」にリセットする。

本実施例において、前記フリップフロップ 100は、1本の水平走査線上に表示可能な多角 形の数に対応して64個設けられ、優先順位の高 い順に100-1,100-2,100-3,…

- 87 -

路 1 0 4 を介しインデックスメモリ 6 0 に向け出 力する。

従って、第4図に示すソ=20のラインを走査する場合を想定すると、プライオリティーエンコーダ102は、CRTの水平走査がXLBとXRBの節囲で行われている場合には、優先度番号「1」を出力し、XLAとXRAの箆囲内で行われている場合には、優先度番号「0」を出力することになる。

そして、インデックスメモリ60は、このようにして出力される優先度番号を「読出アドレス」として、対応するカラーコードをカラーパレットメモリ38に向け出力することになる。

例えば、インデックスメモリ60内に、第5図に示すように赤、育、黄のカラーコードが溜込まれている場合を想定すると、プライオリティーなコーダ102が優先度番号「1」を出力している間(XLB≦X<XRB)には腎のカラーコードが出力され、また、優先度番号「0」が出力されている間は(XLA≦X<XRA)赤のカラーコードが出力されることになる。

100-64と配列されている。

従って、第4図(A)のソ=20のラインを水平走査する場合を想定すると、第1のフリップフロップ100-1は、水平走査が優先順位の最も高い多角形Aの給郭点XLAとXRAとの間で行われている場合にのみセット状態となる。

また、第2のフリップフロップ100-2は、 水平走査が次に優先順位の高い多角形Bの給郭点 の間で行われている場合にのみセット状態となる。

同様に、第3のフリップフロップ100-3は、 水平走査が多角形Cの鉛乳点の間で行われている 場合にのみセット状態となる。

そして、プライオリティーエンコーダ102は、それぞれのフリップフロップ100-1,100-2,…100-64の出力に基づき、現在セット状態となっているフリップフロップ100のうち最も優先順位の高いものはどれかを判定する。そして、最も優先順位の高いフリップフロップと対応した優先度番号を、「付随データ読出しアドレス」として、遅延時間を整えるためのラッチ回

- 88 -

従って、このようにカウンタ90の出力するX 座標値(表示ピクセル位置)に対応して出力されるカラーコードをカラーパレットメモリ38に入力することにより、多角形A、Bを指定されたカラーで表示する映像信号がCRT40へ向け出力されることとなる。

そして、このような動作を、水平走査に同期して繰り返せば、画像情報供給源10から出力される多角形情報に基づき、CRT40上に所望の画像を表示することが可能となる。

(以下余白)

C2:第2の具体例 - ラインプロセッサ回路34の他の実施例--

次に、第1図に示すラインプロセッサ回路34の第2の具体例を第20図~第23図に基づき説明する。

本実施例のラインプロセッサ回路34の特徴的 事項は、マップメモリ62及びサフマップメモリ 64を用いることなく付随データの読出しアドレ スを発生し、画像信号を合成出力することにある。

第20図には、本実施例に係るラインプロセッサ回路の具体的な回路構成が示されている。なお、第18図に示す第1の具体例と対応する部分には同一符号を付してその説明は省略する。

また、第21図には、実施例のラインプロセッサ回路34の切替動作を現すタイミングチャートが示されている。同図からも明らかなように、実施例の装置は、CRTの水平表示期間信号に対し約81.4ns先行してラインプロセッサ回路34の切替動作を行っている。

- 91 -

優先度番号をアドレスとして、第1のユニット回路110−1,第2のユニット回路110−2, …に向け順次魯き込みパルスを出力している。

従って、例えばフィールドメモリ42から、第4図(A)に示す各多角形A,B,Cの給郭点情報が順次読み出される場合に、第1のユニット回路110-1には、優先度の最も高い多角形の給郭点ペアが書き込まれ、第2のユニット回路110-3には優先度が2番目、3番目の多角形B,Cの給郭点ペアがそれぞれ書き込まれることとなる。

また、本実施例において、前記カウンタ72は、メモリへの書込動作を行う場合には、優先度番号を発生する優先度番号発生カウンタとして機能するが、書き込まれたデータに基づいて表示動作を行う場合には、「現在の水平走査位置」を現す10ビットデータを出力するX座僚リアルタイム表示用のカウンタとして機能する。

このようなカウンタ動作の切り替えは図示しない制御装置を用いて行われている。

ここにおいて、フィールドメモリ42からの 郭点情報の 読出しは、前記第1の具体例と同様に ラインカウンタ70から出力される 選択信号及び カウンタ72から出力される 優先度番号に基づい て行われる。

そして、読み出された給郭点情報を記憶するために、実施例の装置にはインデックスメモリ36と、複数のユニット回路110とが設けられている。

前記インデックスメモリ36は、給郭点情報中に含まれるカラーコードを、カウンタ72の出力する優先度番号をアドレスとして順次記憶するものである。

また、前記ユニット回路110は、給郭点情報中に含まれる左右X座駅が書き込まれるものであり、1本の水平走査線上に表示可能な多角形個数と対応して64個設けられている。そして、各ユニット回路110のアドレス指定を行うために、実施例の装置にはデコーダ98が設けられている。このデコーダ98は、カウンタ72の出力する

- 92 -

第22図には、各メモリに書き込まれたデータ に基づき、実施例の装置が表示動作を行う場合の タイミングチャートが示されている。

本実施例において、各ユニット回路110-1, 110-2,…には、カウンタ72から現在の水 平走査位置を表すX座祭値が入力されている。

そして、各ユニット回路110-1、110-2、…は、現在の水平走査位置が書き込まれた給 郭点ペアの笹囲内にある場合にのみHレベルの信 号をプライオリティーエンコーダ102に向け出 力している。

プライオリティーエンコーダ102は、各ユニ

ット回路110-1,110-2,…110-64に優先度番号を0,1,2,…の順に予め割り当てておく。そして、Hレベルの信号が出力されているユニット回路110のうち、最も優先度番号の小さいものを選択し、その優先度番号をインデックスメモリ60の「読出アドレス」として出力する。

従って、前述したように、ユニット回路110 -1、110-2及び110-3に多角形A、B、Cの哈郭点ペアが囲まれている場合には、この哈 郭点ペア102からは第22図に示すごとく各ユニット回路110の出力に運動して「1」「0」 「2」の順で優先度番号が出力されることになる。

なお、本実施例においては、インデックスメモリ60のアドレス入力にマルチプレクサ112が設けられ、メモリへの書き込み動作時にはカウンタ72の出力を選択し、またメモリからの読出し動作時にはプライオリティーエンコーダ102の出力を選択するよう形成されている。

そして、このようにプライオリティーエンコー

- 95 -

120とからなる。

-...

1

Œ

1

た

6

31

#

カ

ŧ

裀

あ

数

ユ

る。

る

D

1.

K

合

Ħ

2.

.C.

丙

そして、フィールドメモリ42から読み出されれる左給郭点のX座標及び右給郭点のX座標はそれぞれ左給郭点用のレジスタ116Lと右給郭点用のレジスタ116Rとに書き込まれる。

そして、この審き込みデータに基づき表示効作が開始されると、左給郭点用の一致検出回路 118しは、レジスタ116しに審き込まれた左 給郭点X座標とカウンタ72の出力するX座標値 と比較し、両者が一致した場合にフリップフロッ プ120を「1」にセットする。

また、右給郭点用の一致検出回路118尺は、 レジスタ116尺に審き込まれた右給郭点のX座 根値とカウンタ72の出力するX座 保値とを比較 し、両者が一致した場合にフリップフロップ 120を「0」にリセットする。

従って、フリップフロップ120は、カウンタ 72の出力するX座標が左給郭点と右給郭点の箆 囲内にある場合のみ、Hレベルの信号をプライオ リティエンコーダ102へ向けが出力することに ダ102から優先度番号が出力されると、インデックスメモリ60は優先度番号で指定されるカラーコードをラッチ回路114を介してカラーパレットメモリに続け出力する。

従って、例えばインデックスメモリ60内に、 第14図に示すように赤、育、黄色のカラーコードが習き込まれている場合を想定すると、プライオリティーエンコーダ102が優先度番号「1」「0」「2」を出力している期間内は、これに対応して育、赤、黄色のカラーコードをラッチ回路114を介して出力することとなる。

このようにして、本実施例のラインプロセッサ回路34は、CRTの水平走査に同期して、各水平走査毎に画像信号を良好に合成出力することができる。

第23図(A)には、前記ユニット回路110の具体的な榕成が示されており、実施例のユニット回路110は、左給郭点及び右給郭点用の一対のレジスタ116L・116Rと、一対の一致検出回路118L・118Rと、フリップフロップ

- 96 -

なる。

また、第23(B)図には、前記ユニット回路 110の他の具体例が示されている。実施例のユニット回路110は、左給郭点用および右給郭点 用の一対のダウンカウンタ122L,122Rと、 これら各カウンタに対応して設けられた一対のゼロ検出回路124L,124Rと、フリップフロップ120とを含む。

そして、フィールドメモリ42から給郭点惰報が読み出されると、この給郭点情報に含まれる左 給郭点及び右給郭点の各X座標値は対応する各ダ ウンカウンタ122L、122Rにそれぞれ書き 込まれる。

これらカウンタ122L.122Rは、ライン プロセッサ回路34の表示動作開始とともにその ダウンカウントを開始する。

そして、一方のゼロ検出回路124Lは、左給 「 郭点用のダウンカウンタ122Lの出力が〇となると同時にフリップフロップ120をセットし、 また他方の〇検出回路124は右給郭転用のダウ ンカウンタ 1.2.2 Lの出力が O となると同時にフリップロップ 1.2.0 をリセットする。

なお、本実施例においては、各カウンタ122 のカウンタ動作をそのカウント値がOとなると同時に停止させ、しかもプライオリティーエンコー ダ102例に停止カウンタの識別機能を設けることにより、フリップフロップ120を省略することも可能である。

なお、本実施例においては、フィールドメモリ42の水平走査記憶エリアから各多角形の給郭点情報を優先度の高い順に読出す場合を例にとり説明した。

例えば第4図に示すY=20の水平走査記憶エリアに、優先度の低い方から多角形C,B,Aの順に輪郭点情報が활込まれている場合を想定する

- 99 -

C3:第3の具体例 -フィールドメモリ42の他の実施例-

本発明において、フィールドメモリ42には、 各水平走査線に対応した複数の水平走査記憶エリ アが設けられている。

このような水平走査記憶エリアは、第4図(B)に示すように、フィールドメモリ42内のメモリ空間を、単純に全走査線数に対応した数の単位プロックに等分割して設定することも可能である。

しかし、このようにすると、各プロックのメモリ容量が固定され、1本の水平走査線上に表示し得る多角形の個数は、各プロックのメモリ容量により制限されてしまう。このため、1つのプロックがオーバーフローしているのにもかかわらず、他のプロック内に空き領域がたくさん存在するというような状況が頻繁に発生し、メモリの利用効率が悪いという問題がある。

このような問題を解決するために、各水平走査 記憶エリアを完全不運統型又は半不運統型とし、 と、これら各給郭点情報は多角形 C. B. A の順に読出され、これと同時に、各多角形の優先度番号が「2」「1」「0」の順に発生することになる。

また、これ以外に、フィールドメモリ42内の各水平走査記憶エリア内に、各多角形の給郭点情報が専用の優先度データとともに審込まれている場合がある。このような場合、実施例のラインプロセッサ回路34は、各給郭点情報を順次読出し、これら各給郭点情報に含まれる優先度データに基づいて優先度番号を発生するよう形成すれば良い。(以下余白)

- 100 -

そのメモリ容量をフレキシブルに設定可能に形成 することが好ましい。

# 完全不迎続型

第24図には、このようにして形成された完全不運続型フィールドメモリ42の好適な1例がされている。図において、このフィールドメモリ42のメモリイメージは、1画面当りのメモリ容量が16384(=2<sup>14</sup>)ワード、プランキングを除く走査線数が224本/フィールドとして描かれている。

そして、このフィールドメモリ42の各ワード中には、「次のアドレス」を表す項目が含まれており、後段のラインプロセッサ回路34が、1ライン分の铪郭点情報を連続的に読み出すことを可能にしている。

ところで、実施例のフィールドメモリ 4 2 は、 1 画面辺 9 1 6 3 8 4 ( = 2 <sup>14</sup>) 個のワードがあるため、次の読出アドレス指定を行うには 1 4 ピットのアドレスが必要となる。 従って、付随データ、左铪郭点、右铪郭点、次のアドレスのそれぞれに対し8ビット、10ビット、14ビットのメモリ空間を割り当てると、1ワード辺り42ビットのメモリ空間が必要となる。

また、このようなフィールドメモリ42に対し、 データの割き込みを行うためには、フィールドプロセッサ回路12内に、各CRTの水平走査線と 1対1に対応した224個のスレーブポインタと、 1個のマスターポインターとを設ける必要がある。

ここにおいて、各スレープポインターは、同一 水平走査記憶エリア内での、次に铪郭点情報を 込むべきアドレスを指定するために用いられる。

また、マスターポインターは、スレープポインターによって指定されるワードの、「次のアドレス」の個に書き込まれるべきアドレスを設定するために用いられる。

このため、マスターポインタの出力するアドレスは、前記各スレープポインターが指定しておらず、しかも未だデータが審き込まれていない領域

- 103 -

そして、演算された蛤郭点情報は、指定されたアドレスの「付随データ」、「左蛤郭点」、及び「右蛤郭点」の個にそれぞれ書き込まれ、また、指定されたワードの「次のアドレス」の個には、現在マスターポインターが示しているアドレス「224」が醤き込まれる。

次に、前記スレープポインターは、「次のアドレス」の綴に督き込まれたマスターポインターのアドレスと同じアドレス「224」を示すように切替わり、これに運効してマスターポインターの出力するアドレスも増加して「225」となる。

この結果、このスレープポインターは、次に同一のラインの給郭点情報が演算された場合には、アドレス224で指定されるワードの「付随データ」「左給郭点」「右給郭点」の各個に給郭点情報を含さ込み、また、「次のアドレス」の個にそのとき表示されているマスターポインターのアドレスの容き込みを行う。

そして、この窘き込み終了後、当該スレープポ インターは「次のアドレス」の図に割き込まれた 内の最も若いアドレスとなるように制御される。

次にこのスレープポインタとマスターポインタとを用いて行われる铪郭点情報の容き込み効作を 説明する。

まず、データの溜き込みに先立って、スレープポインター及びマスターポインタが初期化される。これにより、スレープポインタは、対応する水平走査記憶エリアの先頭アドレス〇, 1, 2, … 223をそれぞれ指定する。また、マスターポインターは、アドレス224を指定する。

これに続いて、フィールドプロセッサ回路12 による、哈郭点情報の演算出力が開始されると、 演算された哈郭点情報はその y 座根により指定さ れる水平走査記憶エリアに次のような手順に従っ て審き込まれる。

まず、フィールドプロセッサ回路12が、ライン上における最初の給郭点情報を演算すると、この給郭点情報のソ座標に対応するスレープポインターによって、フィールドメモリ42の書き込みアドレスが指定される。

- 104 -

マスターポインターのアドレスを新たに指定する ようになり、これに運動してマスターポインター の出力するアドレスは、1つ増加することになる。

実施例のフィールドメモリ42では、このようにして、全多角形の給郭点情報の審き込みが終了すると、各スレープポインターの示すアドレスに終了コードの審き込みを行う。

以上の構成とすることにより、各水平走査記憶 エリアは、各ワードの「次のアドレス」の概に書 き込まれるアドレスにより結びつけられた1連の 記憶エリアとして取り扱われることとなる。

従って、例えば、ラインプロセッサ回路34が 走査線mに対応する水平走査記憶エリアから給郭 点情報を読み出す場合を想定すると、この水平走 査記憶エリアに審き込まれた給郭点情報は、フィ ールドメモリのアドレスmを起点として「次のア ドレス」を参照しながら、終了コードが検出され るまでに、芋蔓式に読み出されることとなる。

第25図及び第26図には、このようにして構成されたフィールドメモリ42に対して用いられ

るラインプロセッサ回路34の一例が示されている。

ここにおいて、前記第25図は、第1の具体例として記載されたラインプロセッサ回路34の第1のラインプロセッサ56の一部を変更したものであり、第26図は、第2の具体例として記載したものである。各図において、前記第1及び第2の具体例と対応する部材には同一符号を付してその説明は省略する。

実施例において、これら各ラインプロセッサ回路34は、CRTの水平走査に同期して該当する走査ラインの選択信号(Y座假データ)を出力するラインカウンタ70と、当該走査ラインの0番地指定用の6ビット情報を出力する0番地指定回路71aと、を含む。そして、この両者の出力を、水平走査記憶エリア内の先頭ワード読出しアドレスとしてマルチプレクサ71b.ラッチ回路71cを介してフィールドメモリ42へ向け出力する。

- 107 -

ところで、第24図に示すように、水平走査記憶エリアのメモリ容量を完全にフレキシブルに設定可能にすると、「次のアドレス」の個に14ピット割り振らなければならないため、1ワードの 概成単位が28ピットから42ピットに増え、フィールドメモリ42の総容量が約1.5 倍に増えてしまうという問題がある。

このような問題を解決するためには、水平走査 記憶エリアの記憶容量を、半不連続方式とするこ とが好ましい。

第27図には、このようなフィールドメモリ 42の一例が示されている。

本実施例において、フィールドメモリ42のメモリ空間は、複数ワードから構成されたセクタブロック毎に等分割される。

この分割個数は、少なくとも全走査線の本数以上に設定する必要があり、本実施例においては、1024個のセクタープロックに分割されている。

そして、各セクタブロックは、その最終ワード が、「次のセクターアドレス」に割当てられてい この結果、選択信号(Y座線データ)により指定された水平走査記憶エリア内の先頭ワードから、 給郭点情報の読出が開始されることになる。

この時、実施例の装置は、この読出しワードの「次のアドレス」の個に齧込まれている14ビットの次のアドレスを同時に出力し、これをマルチプレクサ71bに入力する。

そして、マルチプレクサ71bは、自動的にフィールドメモリ42から読出される次のアドレスを選択し、ラッチ回路71cへ出力する。

従って、第24図及び第25図に示す各ラインプロセッサ回路34のラインカウンタ70から、例えば走査線mの選択信号が出力された場合を想定すると、この水平走査記憶エリアmからは、フィールドメモリ42のアドレスmを起点として、「次のアドレス」の個を参照しながら終了コードが検出されるまで給郭点情報が芋蔓式に順次読出されることとなる。

# 半不連続型

- 108 -

る.

また、図において、セクターアドレスは、各セクタープロックを指定するアドレスであり、各セクタープロックの先頭アドレスを、セクタープロック内のワード数で割った値として表される。

本実施例においては、フィールドメモリの1画面分の容量を16384( $=2^{14}$ )ワードとし、1セクタープロック当りのワード数を16 ( $=2^4$ )に設定する。この結果、1画面分のセクタープロックは、1024( $=2^{10}$ )となり、セクターアドレスは0~1023の範囲で表される。

次に、このようして形成されたフィールドメモ リ42に対する給郭点情報の鸖込み効作を説明す る。

このような窘込み効作を行うためには、フィールドプロセッサ回路12内に、走査線の本数に対応した224個のスレープポインタと、1個のマスタポインタとを用意する必要がある。

ところで、本実施例においては、各セクタープ ロック内に複数のワードが存在する。このため、 à,

対

t

各走査線に対応して設けられたスレープポインタは、各ワード毎に割付けられたアドレスを示しているのに対し、マスターポインターは、各セクタープロック毎に割付けられたセクターアドレスを示している点に注意する必要がある。

そして、フィールドプロセッサ回路12が、給 郭点堉報の演算を開始すると、スレープポインタ・ マスターポインタの初期化が行われる。

この結果、各スレーアポインタは、セクタープロック〇、1、2、…223の先頭アドレス〇、16、32、…、3568を示し、また、マスターポインターは、セクターアドレス224を示すこととなる。

これに続いて、輪郭点情報の出力が開始されると、各輪郭点情報は、そのY座標に対応するスレープポインタにより指定された空ワードに順次審き込まれる。そして、スレープポインタは、輪郭点情報の審込みが終了する度にそのアドレスをインクリメントし次の空ワードを指定する。

このようにして、各セクタブロックに対する铪

## - 111 -

ト数を大幅に少くすることが可能となる。

第28図及び第29図には、このような半不連続型フィールドメモリ42に対して輪郭点情報を読出すために用いられるラインプロセッサ回路34の構成が示されており、第28図は、前記第1の具体例に示されるラインプロセッサ56の一部を変更したものであり、第29図は前記第2の具体例として表されるラインプロセッサ回路34の一部を変更したものである。

これら各ラインプロセッサ回路34は、いずれもラインカウンタ70、0番地指定回路71a.マルチプレクサ71b、ラッチ回路71c及びセクタ内選択用カウンタ71dを含む。

前記半不連続形フィールドメモリ42は、〇から1023のセクタアドレスを有しており、これら各セクタアドレスはラッチ回路71の出力する 読出しアドレスの上位10ピットで指定される。

実施例においては、CRTの水平走査に同期し、 該走査ラインの水平走査記憶エリアの先頭セクタ 郭点뛲報の審ぎ込みは、第4図(B)と同様にし て進められる。

ところで、スレーブポインタが、あるセクター プロックの最終ワードを指定している場合に、こ こに齧込むべき輪郭点情報が出力されると、次の ような処理が行われる。

まず、スレーブポインタの示すアドレスに、マスターポインターの出力する値、例えば224が 「次のセクターアドレス」として圏込まれる。

そして、マスターポインターにより指定される セクタープロックの先頭番地が、スレープポイン ターにセットされ、これと同時にマスターポイン ターの出力するセクターアドレスは1つ増加する。

その後、スレーアポインタが新に指定するアドレスに、前述した給郭点情報が順次書き込まれ、 その度スレーアポインタのアドレスが1つインク リメントされる。

以上の構成とすることにより、実施例のフィールドメモリ42によれば、前記第24図に示すフィールドメモリ42に比し、1ワード辺りのビッ

# - 112 -

アドレスがラインカウンタ70および0番地指定回路71aから出力される。

そして、指定された各セクタ内の読出しワード 指定信号は、セクタ内選択用カウンタ71dから 順次出力される。

実施例において、1つのセクタが16ワードから構成されている。このため、セクタ内選択用カウンタ71dは、0から15までの各ワードに対する合計16個のワード指定アドレスをくりかえして出力する。

このセクタ内選択用カウンタ71dは、水平走 査開始時に「〇」になる。また、ラッチ71cは、 セクタアドレスを出力するものであり、セクタ内 選択用カウンタ71dが「〇」になる瞬間にのみ、 その記憶内容を更新する。また、マルチプレクサ 71bは、水平走査開始時にのみラインカウンタ 70の出力および〇番地指定の2ビットの「〇」 -を選択する。

また、ラインカウンタ70は、フィールド走査 の開始時に「0」になる。 実施例における水平走査記憶エリアの読出しは 次のように行われる。

まず、水平走査開始時に、ラインカウンタ70が走査線mに対応する水平走査記憶エリアの選択信号mを出力しているものとする。

このラインカウンタ 7 0 の出力 m に 2 ピットの 「 0 」を付加したものが、マルチプレクサ 7 1 b を経て、ラッチ 7 1 c に読込まれ、セクタアドレスとして出力される。

これと同時に、セクタ内選択用カウンタ71dが「〇」にクリアされる。その結果、フィールドメモリ42のアドレス入力には14ピットのアドレス16mが入力される。

これは、走査線Mに対応する水平走査記憶エリアの先頭アドレスであり、フィールドメモリ42からは最初の給郭点情報が読み出される。

以後、給郭点情報の処理が終るごとに、ラッチ71 Cの出力するセクタアドレスは保持されたまま、セクタ内選択用カウンタ71 dが1,2,…14とカウントアップし、2番目、3番目、…

- 115 -

# D: 本発明と従来装置の比較

次に、同一の画像表示を行う場合のデータ処理 時間を本発明の画像合成装置と、従来のビットマ ップディスプレイとを対比して説明する。

#### 比较条件

本発明の画像合成装置と、従来のビットマップディスプレイ装置とをそれぞれ用い、第30図に示す長方形を表示させるものとする。この時の処理条件は、データ比較を簡単に行うことができるよう、次のように設定するものとする。

# フィールドプロセッサ回路の処理時間です

前記第30図に示す長方形の給郭を描かせるために、本発明の装置も従来のピットマップディスプレイも同一のフィールドプロセッサ回路を用いるものとする。

また、条件を簡単にするため、フィールドプロセッサ回路内部では、パイプライン処理や並列処

15番目の給郭点情報が読出される。

そして、セクタ内選択用カウンタ71dの出力する値が15になった時、フィールドメモリ42からは給郭点情報にかわって「次のセクタアドレス」が読出され、マルチプレクサ71bを経てラッチ71cに入力する。

更に引き続いて、セクタ内選択用カウンタ 7 1 dがカウントすると、その出力する値は再び 「O」となり、同時にラッチ7 1 c は次のセクタ アドレスを出力するようになる。

なお、この読出し効作は終了コードが検出されるまで継続する。

(以下余白)

#### - 116 -

理は行っていないものとする。そのようにすると、 このフィールドプロセッサ回路の処理時間は、

a:頂点座標の読出し

b:割算

C:描線

の3つの処理時間の合計となる。以下に、各処理 時間をそれぞれ検討する。

なお、辺DC及びDAはX軸に平行であるため、 割算と描線は行わないものとする。

## a:頂点座標の読出し

前述した実施例にならえば、コミュニケーションメモリ28内において、1つの頂点の座標は2ワードに格納されている。第30図の長方形の場合、表示画像の頂点は4個であるから、8ワードの読出しが必要となる。

1つのワードの読出しには、 $3 \, \text{MHz} / \text{Duy} / \text{Duy}$ (正確には $3.072 \, \text{MHz}$ )が $1 \, \text{サイクル必要になる ため、その読出し処理に要する時間 <math>t_{f1}$ は次式で与えられる。

カ2レー

5 タータ読ス

n

٤,

理

ョ 2 場 ド

る で  $\tau_{f1} = 325.5 \times 8$ = 2604[ns] = 2.6( $\mu$ s]

# b:除算

また、前記各実施例にならえば、X 座標は12 ビット、Y 座標は11ビットとして表されている。 ここにおいて、除算回路は、この演算結果を 「商の 整数部」と「余り」の形式で出力するもの とする。

前記「商の盤数部」は被除算にならって 1 2 ビットで構成されるため、前記割算を行うためには 1 2 クロック時間が必要となる。

また、除算回路の初期化のために、1クロック 追加すると、1回の割算を行うためには13クロック時間が必要となる。

ここにおいて、前記クロックに 6 MHz (正確には6.144 MHz)のクロックを用いるものとする。 この結果、前記長方形の表示には、辺BC及び

- 119 -

#### 本発明の処理時間でh

本発明にかかる画像合成装置の処理時間でh は、基本的にフィールドプロセッサ回路の処理時間でf とフィールドメモリ42への審込み時間でh'を加えたものとして与えられる。

前記長方形を表示するた。めには、224/2=112個の給郭点ペア(インターレスのため)がフィールドメモリ42に翻込まれることとなる。

前記実施例によれば、フィールドメモリ42は、 3 MHzクロックでサイクルスチールされているか ら、その圏込み時間でh'は3 MHzクロックの 1 1 2 サイクル時間に相当する。

この結果、フィールドメモリ42への審込み時間でh'は次式で表されることとなる。

 $\tau h' = 162.8 \times 112$ 

= 18233.6[ns]

 $= 18.2[\mu s]$ 

従って、本発明の処理時間でh は次式にて表されることとなる。

 $\tau h = \tau f + \tau h = 79.6[ns]$ 

DAを除いた、 2 回の除算が行われることなり、 その処理時間  $\tau_{f2}$  は次式で与えれる。

 $\tau_{f2} = 81.4 \times 13 \times 2$ = 2116.4[ns] = 2.1[\(\mu\)s]

#### (C) 描線

次に、辺AB及びCDを描くために要する時間 について検討する。

実施例において、Y座根1つあたりの描線に、 6MHZクロックを1サイクル必要であるとすれば、 描線に要する処理時間は次式で与えられる。

 $\tau_{f3} = 162.8 \times 224 \times 2$ = 72934.4[ns] = 72.9[ \mu s]

以上のa~bの項で述べた処理時間を合計すれば、 フィールドプロセッサ回路の処理時間は、次式で 与えられる。

 $\tau_f = \tau_{f1} + \tau_{f2} + \tau_{f3} = 77.6 \ [\mu s]$ 

- 120 -

# 従来のビットマップディスプレイの処理時間

本発明は、その実施例において、8ビットのカラーコードを用いてるため、従来のビットマップディスプレイもこれに準じてその演算を行うものとする。

従って、従来のビットマップメモリも1ピクセルあたり8ビット割当てられることになる。

また、本発明において、前実施例のフィールドメモリ42は、原則として1ワードあたり28ビットで構成されいる。従って、従来のビットマップメモリも、その1ワードあたりのビット数がこれに等しいかそれ以上でならなければ比較にならない。

そこで、従来のピットマップメモリは、1ワードあたり8×4=32ピットとし、1回の効作で4ピクセル分のデータが魯込めるものとする。

また、従来の装置に用いられるフィールドプロ セッサ回路は、ビットマップメモリとの関係から、 1つの給郭点ペアの情報を出力すると、一時的に 動作を停止し、ビットマップメモリの両給郭点に 挟まれた区間が所定のカラーコードで埋め尽くさ れるまで待たせる。

そして、このような動作を112回級返して描画が完成する。

ここにおいて、従来のビットマップメモリも、 本実施例に用いられたフィールドメモリと同様に、 3 MHzクロックでサイクルスチールしているもの と仮定する。

また、第30図に示す長方形は、1つの給郭点ペアあたり228ピクセルある。また、前述したように、従来装置は1回の魯込み動作で、4ピクセル分のデータの괄込みが行われる。

従って、従来装置では、1つの貯郭点ペアに対し、288/4=72回の書込みが行われることとなる。

この結果、第30図に示す長方形をピットマップメモリへの書込むために要する時間でり<sup>1</sup>は、次式で表されることとなる。

- 123 -

ほぼリアルタイムで合成出力可能であることが理 解される。

(以下余白)

$$\tau_{p} = 162.8 \times 72 \times 112$$
  
= 1312819.2[ns]  
= 1312.8[  $\mu$ s]

従って、従来のビットマップディスプレイの処理時間は次式で表されることとなる。

$$\tau p = \tau f + \tau_0 = 1390.4[ns]$$

#### 比较

従って、本発明の処理時間でhと従来の処理時間でpとを比较すると、その比较結果は次式で表されることとなる。

$$\frac{\tau h}{\tau p} \times 100 = \frac{79.6}{1390.4} \times 100 = 5.7[\%]$$

この演算結果によれば、本発明は従来のピットマップディスプレイに比し、約5.7%の時間で信号処理を行うことができる。

従って、本発明によれば、画像信号の合成出力を、従来のピットマップディスプレスに比し極めて高速で行うことが可能となり、複雑な画像を、

- 124 -

#### [発明の効果]

以上説明したように、本発明によれば、付随データの塗り潰し処理を必要とすることなく画像信号の合成を行うことができるため、装置全体を大型化することなく画像信号の合成をほぼリアルタイムで行うことが可能となる。

#### 4. 図面の簡単な説明

第1図は本発明の画像合成装置を用いて形成されたシュミレーション装置の全体説明図、

第2図は本発明を用いて形成される画像表示装置の全体プロック図、

第3図は画像情報供給源において用いられる移 動座標系の1例を示す説明図、

第4図は蛤郭点情報とフィールドメモリとの関係を示す説明図、

第5図は、本発明において用いられるインデックスメモリの概略説明図、

第6図は本発明にかかる画像合成装置の好適な 1 例を示すプロック図、

第7図はコミュニケーションメモリの嘚造を示

す説明図、

表

号

カ

大

9

さ

뎦

ĸ

第8図はフィールドプロセッサ回路の具体的な 僻成を示す説明図、

第9~第13図は第8図に示すフィールドプロセッサ回路の効作を示すフローチャート図、

第14図(A) は実施例において用いられる給 郭点揖報の説明図、

第14図(B) はフィールドメモリに対する読出/督込みタイミングを示す説明図、

第15図~第16図は実施例において用いられるマップメモリ及びサブマップメモリの最略説明図、

第17図(A), (B) は第5図に示すライン プロセッサ回路の効作を示すタイミングチャート 図、

第18図は第5図に示すラインプロセッサ回路 の第1の具体例を示すプロック図、

第19図は第18図に示すラインプロセッサ回路のずらし込み処理動作の説明図、

第20図~第23図は第1図に示すラインプロ

-127 -

42 … フィールドメモリ

4.4 … 付随データメモリ

56 … 第1のラインプロセッサ

58 … 第2のラインプロセッサ

60 … 铪郭点マップメモリ

62 … マップメモリ

64 … サブマップメモリ

82 … 給郭点ずらし込み回路

84 … 比较回路

出願人 株式会社ナムコ 代理人 弁理士 吉田研二 (他2名)8-4 セッサ回路の第2の具体例を示す説明図、

第24図は第1図に示すフィールドメモリの他の具体例を示す説明図、

第25図及び第26図は第24図に示すフィールドメモリに対して使用されるラインプロセッサ回路の説明図、

第27図は第1図に示すフィールドメモリの他 の具体例を示す説明図、

第28図及び第29図は第27図に示すフィールドメモリに対して使用されるラインプロセッサ回路の説明図、

第30図は本発明と従来装置とのデータ比較に 用いられる表示画像の説明図である。

10 … 画像情報供給額

12 … フィールドプロセッサ回路

14 … 画像合成装置

32 … 記憶回路


34 … ラインプロセッサ回路

36 … インデックスメモリ


40 ... CRT

- 128 -


第 | 図




# 第 2 図




第3図




第 4 図



第 5 図




第 6 図





第7図 (B) (C) (A) X1  $q_i(x_i,y_i)$ 多角形A Уı X,Y座椋 X2 19月前のみずコード У2 Xз a2(x2, y2) 多角形目 X,Y/Zkk Уз X4 多質的の(や)コー カラー・コート У4 ♪ 多角形 C 04(x4,y4) X,Y座塚  $a_3(x_3, y_3)$ - 16 tiph --



THE REPORT OF THE PARTY OF THE







## 第一4図

(A)

輪郭点情報

(B)

フィールドプロセッサーー 才1のラインプロセッサー

3MHz クロック

# 第 15 図

(A)

マップメモリ (左)のフォーマット

アドレス (X <u>を</u> 様)	0	1	`- n	Χιв	ХLв +1	 Χις	Xچ ۲	 XRC	X <sub>RC</sub>	 XLA	XLA +1	 XRS	X <sub>RB</sub>	 ΧRA	XRA H	 575
データ (優先及告号)	×	*	•••	ı	x	 2	×	 ×	*	 o	×	 *	×	 ×	*	 x
	17-															

.

(B)


マップメモリ (右)のフォーマット

7ドレス (X座標)	o	ı	 Хus	Хцв *1	 Xic	Хıс +I	 XRC	XRC +I	 XLA	XLA +1	 XRB	XRB +1	 ΧRΔ	XRA +1	 575
デ-3 (優先及番号)	×	×	 ×	×	 *	×	 2	×	 ×	*	 1	×	 0	×	 x


17-1

			\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	_					الديه	
	12	567598 674 575		1-61			12	١.		7-61
1 e	02	XeB   XeA   567	0 0		. •		02	Xr8 XrA 567568	1:0	
(A)	!	Xed   XL	0 0		(8)			Xac XLA X	0 1 0	
` "	Int (XLB)	XIA	0 1		<u> </u>	•	Int(XLB)	ארפ אדר	0 0 0	
	-	7 8 XLB	0 0				-	7 8	0 0	J
	0	0 1 2	0 0 0	1-61			0	0 1 2	0 0 0	1-4-1
	PFVA	×库棋	テーラ 本語 の			•	71.12	×座褓	石倫別点、現典 0	-

第 17 図 (A)



第 17 図 (B)








図 8 版


## 第 19 図

THE REPORT OF THE PROPERTY OF




# 第 21 図






第 20 図


第 22 図





第 23 図 (A) 容も込めパルスニ 110 ユニ・小回路 II8L リアルタ/4 X圣禄値 <u>10</u> )致校出回路 116L 左論 120 いジスタ 左编系统 <u>10</u> X左接 10 (ピマリナララブ (XL) **- プライオリティエンコーヌ**へ 118R (クセット) II6R | 一致校出回路 石輪郭点用 石輪系統 10 X座線 10 (XR)




第 24 図









第 27 図








では、100mmの

第 30 図



## 特許法第17条の2の規定による補正の掲載

昭和 61 年特許願第 73162 号 (特開昭 62-231379 号, 昭和 62 年 10 月 9日発行 公開特許公報 62-2314 号掲載) については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 6 (3)

Int. C1.	識別記号	庁内整理番号
G06F 15/62		6615-5B
		•
· ·		

#### 7. 稲正の内容

(1) 明知官の特許வ求の范囲の囚を別紙のとお り訂正する。

(2) 明知登録50 頁録5行目の「第5図」を 「第6図」に訂正する。。

(3) 同上類63 頁第14行目~第15行目の設 式を下記のように訂正する。

$$X = Q Y + X 1 - Q Y 1$$

$$Q = \frac{X_2 - X_1}{Y_1 - Y_2}$$

以上

#### 手题船正日

平成1年4月20日

特許庁吳官眾

1. 事件の設示

町和61年特許四朝73162号

- 3. 槌正をする者

事件との関係 特許出頭人

住所 双京部大田区多印川2丁目8分5号

名称 除式会社 ナーム コ

化最多中 村 和 華

4. 代 图 人

住所 农京福城宿区市谷本村町 3 础 2 5 号

市谷リンデンピル9階 宿話285-1860

氏名 (9018) 弁理士 布 的 行

- 5. 補正命令の日付 自 発
- 6. 縮正の対象

明知官の特許却求の管理および発明の詳細な説明の各種

23 1/2 1 21 2 21

リス (編集)

#### 月リ 紅氏

#### 特許崩束の短囲

(1) CRT衰示用の図形の簡郭線が各水平走査 銀と交差する左右簡郭点ペアと、この図形の付随 データと、から成る簡郭点情報が、各水平走登線 に対応して設けられた水平走登記憶エリア内にそ の優先度を伴い頃次官込み記憶される簡郭点情報 記憶手段と、

水平走弦信号に同期して、その垂直走登位屋に 対応する水平走登記憶エリアから各給郭点情報に 含まれる付随データを総出し、総出された付随デ ータをその優先度に従って各アドレスに登込み記 値するインデックスメモリと、

水平走登信号に同期して、その垂直走登位置と対応する水平走登記位エリアから各領郭点份報に含まれる領郭点ペアを鬩次説出し、水平走登が各 、中の指定する領域内で行われている場合に、対応する付随データの説出しアドレスをその の発展に基づきインデックスメモリへ出力する説 出しアドレス発生手段と、 を含み、鉄給される図形の増報点協領に基づき、 CRT表示用の函収倡号をリアルタイムで合成出 力することを特徴とする函収合成装配。

(2)特許的求の范囲(1)記数の簽訂において、 的郭点個額記憶手段は、水平走登線に対応した 位数の水平走登記憶エリアを有するフィールドメ モリを含み、入力される簡郭点個額が対応する水 平走登記憶エリア内にその優先度に従って頑次登 込み記憶されることを特徴とする画館合成簽置。

(3) 特許的求の范囲(1) 紀敷の装置において、 増報点撥報記憶手段は、フィールドメモリと付 随データメモリとを含み、

前記フィールドメモリの各水平走登記憶エリアには、冷郭点ペアと図形の認為番号とが容込み記憶され、

前記付随データメモリには、図形の認識番号を アドレスとして付随データが登込み記憶されるこ とを特徴とする酉級合成簽配。

(4)特許額求の范囲(1)~(3)のいずれかに記録の袋缸において、

形成され、

供給される各図形の増築点収銀に基づき、水平 走査用の画像信号をリアルタイムで環次合成出力 することを特徴とする画級合成装置。

(5) 特許納求の管理(4) 記録の装配において、 前記倫郭点マップメモリは、

各語報点桁報に含まれる左語報点位証及び右語 報点位証をアドレスとして、前記優先度番号が容 込み記憶されるマップメモリと、

各ி郭点協観に含まれる簡郭点位置が容込み記 協されるサブマップメモリと、

・を含むことを特徴とする画館合成装置。

(6)特許納求の范囲(1)~(3)のいずれかに記扱の装記において、

説出しアドレス発生手段は、

水平走登信号に同期して、その<u>垂直</u>走登位置に 対応する水平走登記憶エリアから倫郭点情報を収 先度に従い顔次錠出すとともに、各倫郭点情報に 対応した収先度番号を発生するデータ錠出し部と、

説出された各ி郭点切領に含まれる簡郭点ペア

前記説出しアドレス発生手段は、

水平 走在信号に同期して、その垂直走 登位記に 対応する水平走在記憶エリアから 簡報点情報をそ の優先度に従い歳出すとともに、各簡報点情報の 優先度 番号を発生する第1のラインプロセッサと、

各倫郭点情報に含まれる左伯郭点位証及び右伯 郭点位置をアドレスとして、前記優先度番号が否 込み記憶され、かつ各倫郭点情報に含まれる倫郭 点位置が容込み記憶される倫郭点マップメモリと、

を含み、

前記インデックスメモリは、第1のラインプロセッサの設出す付随データを優先度番号に従って各アドレスに顧次登込み記憶し、登込まれた各付随データを前記第2のラインプロセッサから出力される設出しアドレスに従って顧次出力するよう

をその 優先度に従って 頭次 記憶するとともに、水 平走 在が 記憶された 各 偽 郭点ペアの 指定する 領域 内で 行われている 場合には、 前 記 偽 郭点ペアと対 応する 最も 高い 優先 度番号に 従い インデックスメ モリに 袋出し アドレスを出力する アドレス出力 部 と、

を含み、

前記インデックスメモリは、

データ統出し部の統出す始郭点情報に含まれる 付随データを前記優先度番号に従い所定アドレス に顧次登込み記憶し、登込まれた付随データを前 記アドレス出力部から出力される統出しアドレス に従って顕次出力するよう形成され、

供給される各図形の簡郭点情報に基づき、水平 走在川の画版信号をリアルタイムで顔次合成出力 することを特徴とする画像合成装置。

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.